



UNIVERSIDAD
POLITÉCNICA
DE MADRID

PROCESO DE
COORDINACIÓN DE LAS
ENSEÑANZAS PR/CL/001



E.T.S. de Ingenieros de
Telecomunicacion

ANX-PR/CL/001-01

GUÍA DE APRENDIZAJE

ASIGNATURA

93001028 - Arquitecturas Digitales Avanzadas

PLAN DE ESTUDIOS

09AZ - Master Universitario En Ingenieria De Sistemas Electronicos

CURSO ACADÉMICO Y SEMESTRE

2021/22 - Segundo semestre

Índice

Guía de Aprendizaje

1. Datos descriptivos.....	1
2. Profesorado.....	1
3. Conocimientos previos recomendados.....	2
4. Competencias y resultados de aprendizaje.....	2
5. Descripción de la asignatura y temario.....	3
6. Cronograma.....	6
7. Actividades y criterios de evaluación.....	9
8. Recursos didácticos.....	11
9. Otra información.....	12

1. Datos descriptivos

1.1. Datos de la asignatura

Nombre de la asignatura	93001028 - Arquitecturas Digitales Avanzadas
No de créditos	4 ECTS
Carácter	Optativa
Curso	Primer curso
Semestre	Segundo semestre
Período de impartición	Febrero-Junio
Idioma de impartición	Castellano
Titulación	09AZ - Master Universitario en Ingeniería de Sistemas Electronicos
Centro responsable de la titulación	09 - Escuela Tecnica Superior De Ingenieros De Telecomunicacion
Curso académico	2021-22

2. Profesorado

2.1. Profesorado implicado en la docencia

Nombre	Despacho	Correo electrónico	Horario de tutorías *
Carlos Carreras Vaquer (Coordinador/a)	C-230	carlos.carreras@upm.es	Sin horario. Con cita previa
Juan Antonio Lopez Martin	B-111	juanantonio.lopez@upm.es	Sin horario. Con cita previa

* Las horas de tutoría son orientativas y pueden sufrir modificaciones. Se deberá confirmar los horarios de tutorías con el profesorado.

3. Conocimientos previos recomendados

3.1. Asignaturas previas que se recomienda haber cursado

El plan de estudios Master Universitario en Ingeniería de Sistemas Electronicos no tiene definidas asignaturas previas recomendadas para esta asignatura.

3.2. Otros conocimientos previos recomendados para cursar la asignatura

- Sistemas electrónicos basados en microprocesadores
- Diseño de circuitos electrónicos digitales

4. Competencias y resultados de aprendizaje

4.1. Competencias

CE01 - Capacidad para evaluar las ventajas e inconvenientes de las alternativas tecnológicas en el diseño o fabricación de sistemas electrónicos analógicos, digitales, centrales o distribuidos.

CE06 - Capacidad para diseñar un sistema electrónico digital de complejidad media-alta empleando una plataforma basada en dispositivos programables, empleando un lenguaje de programación o aplicando metodologías, estrategias y herramientas CAD para la integración o el codiseño de componentes hardware y software.

4.2. Resultados del aprendizaje

RA37 - Conocimiento de arquitecturas digitales avanzadas

RA24 - Capacidad para especificar hardware mediante HDL.

RA30 - Conocimiento práctico de métodos modernos de diseño y herramientas básicas para el diseño con células estándar y FPGAs

RA38 - Capacidad de analizar sistemas basados en procesadores

RA36 - Capacidad de analizar alternativas de diseño existentes.

RA40 - Conocimiento de procedimientos de optimización

RA88 - Capacidad para seleccionar los tipos de plataformas de computación más adecuadas para abordar los problemas y las necesidades planteadas en un proyecto de ingeniería

RA25 - Capacidad de manejar plataformas hardware reconfigurables

5. Descripción de la asignatura y temario

5.1. Descripción de la asignatura

La asignatura de estructura en dos mitades bien diferenciadas. En la primera se presentan las principales técnicas de optimización arquitectural de circuitos digitales orientados al procesado de señal. En este caso, los objetivos docentes son:

- Identificar las alternativas de implementación hardware de diseños electrónicos que realizan la funcionalidad de un determinado algoritmo, partiendo de los formatos de representación básicos (grafos) y valorando las opciones de diseño para una aplicación concreta como compromiso entre prestaciones, consumo, coste y flexibilidad.
- Conocer y utilizar los conceptos básicos de diseño de arquitecturas digitales para mejorar la eficiencia del procesamiento. Las técnicas básicas incluyen segmentación, paralelismo, tratamiento optimizado de bucles, etc.
- Ser capaces de caracterizar, optimizar e implementar en FPGA diseños concretos en el ámbito del procesamiento digital de la señal a partir de las técnicas anteriores, así como de identificar los compromisos que conlleva cada optimización.

En la segunda parte se presentan las principales técnicas arquitecturales utilizadas en los sistemas procesadores de propósito general, pues los microprocesadores constituyen el grupo de circuitos digitales de gran consumo más complejo y sofisticado. Los objetivos docentes en esta parte son:

- Cuantificar las distintas características de un sistema procesador y conocer las tendencias de evolución de las mismas. Aplicar correctamente las métricas de medida de prestaciones y conocer los principios cuantitativos de diseño estos sistemas.
- Conocer la estructura básica de una unidad de procesamiento segmentada. Identificar los tipos de riesgos que aparecen en arquitecturas segmentadas. Aplicar las técnicas que permiten resolver o minimizar los riesgos en arquitecturas segmentadas, incluyendo técnicas de adelanto de datos y predicción de saltos.
- Analizar la estructura básica de procesadores con emisión de varias instrucciones por ciclo. Características de los procesadores de instrucciones largas (VLIW), los procesadores digitales de señal y los procesadores superescalares, con ejemplos específicos. Introducción a la planificación estática y dinámica, el tratamiento de bucles, la segmentación software y la ejecución especulativa.
- Conocer los principios básicos y las clasificaciones fundamentales de los sistemas paralelos. Procesadores vectoriales, extensiones para multimedia y unidades de procesamiento gráfico, con revisión de casos reales. Analizar las características de sistemas multinúcleo reales. Sistemas de memoria compartida centralizada y distribuida: sincronización. Sistemas basados en el paso de mensajes: topologías de redes de procesadores. Centros de datos: arquitectura e infraestructura. Computación en la nube: servicios de Internet.

5.2. Temario de la asignatura

1. Parte A: Técnicas de optimización arquitectural

1.1. Introducción al entorno de síntesis y la placa con FPGA

1.1.1. Práctica A.0: Tutorial de la placa con FPGA

1.2. Límite de iteración (Iteration bound). Representación DFG (Data Flow Graph). Límites de iteración y de bucle. Algoritmos para su cálculo.

1.3. Segmentación y procesado paralelo. Segmentación de filtros FIR. Procesamiento paralelo.

1.3.1. Práctica A.1: Aplicación de las técnicas (temas 1.1 y 1.2) a un sistema DSP.

1.4. Retemporización (Retiming). Segmentación y retemporización. Procesamiento multicanal y técnicas de retemporización.

1.5. Desenrollado (Unfolding). Desenrollado y paralelismo. Algoritmos de desenrollado y aplicaciones.

1.6. Plegado (Folding). Transformación de plegado. Minimización de registros y plegado.

1.6.1. Práctica A.2: Aplicación de las técnicas (temas 1.3, 1.4 y 1.5) a un sistema DSP.

2. Parte B: Arquitecturas de procesadores

2.1. Sistemas procesadores.

2.1.1. Aspectos básicos de un sistema procesador. Perspectiva histórica. Clases de sistemas procesadores. Elementos fundamentales de un sistema procesador. Tendencias en tecnología.

2.1.2. Parámetros de un sistema procesador. Prestaciones de un sistema procesador. Energía y consumo. Coste de los circuitos integrados. Fiabilidad de sistemas. Principios cuantitativos de diseño.

2.2. Procesadores segmentados.

2.2.1. Unidad de procesamiento. Componentes de la unidad de procesamiento. Control de la ruta de datos. Ejecución: aritmético-lógicas, accesos a memoria, saltos. Estructura y prestaciones de una unidad segmentada. Funcionamiento de una unidad segmentada.

2.2.2. Riesgos en estructuras segmentadas. Riesgos estructurales. Riesgos de datos y técnica de adelanto de datos. Riesgos de control: saltos condicionales. Predicción de saltos. Planificación de bucles. Implementación de excepciones. Operaciones multiciclo.

2.2.3. Práctica B.1: Optimización de código en el simulador EduMIPS64.

2.3. Procesadores paralelos.

2.3.1. Procesadores con emisión múltiple de instrucciones. Emisión múltiple de instrucciones. Procesadores de instrucciones largas (VLIW). Procesadores digitales de señal (DSP). Procesadores superescalares. Ejecución fuera de orden. Ejemplos.

2.3.2. Sistemas paralelos a nivel de datos. Principios básicos y clasificaciones fundamentales. Arquitecturas vectoriales. Extensiones para multimedia. Unidades de procesamiento gráfico. Ejemplo de un sistema real.

2.3.3. Práctica B.2: Programación de una GPU.

2.3.4. d. Multiprocesadores y redes de procesadores. Fundamentos de la computación paralela. Memoria compartida: coherencia y sincronización. Paso de mensajes: redes de procesadores. Grandes instalaciones. Medida y evaluación de prestaciones. Ejemplos.

2.3.5. Práctica B.3: Programación de un clúster paralelo

6. Cronograma

6.1. Cronograma de la asignatura *

Sem	Actividad presencial en aula	Actividad presencial en laboratorio	Tele-enseñanza	Actividades de evaluación
1	Presentación Duración: 00:30 LM: Actividad del tipo Lección Magistral Tema 1.1 Duración: 02:00 LM: Actividad del tipo Lección Magistral Tema 1.1 Duración: 00:30 PR: Actividad del tipo Clase de Problemas			
2	Tema 2.1 Duración: 02:00 LM: Actividad del tipo Lección Magistral Tema 2.1 Duración: 01:00 PR: Actividad del tipo Clase de Problemas			
3		Práctica A.0 Duración: 03:00 PL: Actividad del tipo Prácticas de Laboratorio		
4	Tema 2.2 Duración: 02:30 LM: Actividad del tipo Lección Magistral Tema 2.2 Duración: 00:30 PR: Actividad del tipo Clase de Problemas			
5	Tema 1.2 Duración: 01:00 LM: Actividad del tipo Lección Magistral Tema 1.2 Duración: 00:30 PR: Actividad del tipo Clase de Problemas Tema 1.3 Duración: 01:00 LM: Actividad del tipo Lección Magistral Tema 1.3 Duración: 00:30 PR: Actividad del tipo Clase de Problemas			

6	Tema 2.3 Duración: 01:00 LM: Actividad del tipo Lección Magistral	Práctica B.1 Duración: 01:30 PL: Actividad del tipo Prácticas de Laboratorio		Test Práctica B.1 EP: Técnica del tipo Examen de Prácticas Evaluación continua Presencial Duración: 00:30
7		Práctica A.1 Duración: 03:00 PL: Actividad del tipo Prácticas de Laboratorio		Trabajo Práctica A.1 TI: Técnica del tipo Trabajo Individual Evaluación continua No presencial Duración: 03:00
8	Tema 2.3 Duración: 01:00 LM: Actividad del tipo Lección Magistral			Examen parcial EX: Técnica del tipo Examen Escrito Evaluación continua Presencial Duración: 02:00
9	Tema 1.4 Duración: 02:00 LM: Actividad del tipo Lección Magistral Tema 1.4 Duración: 01:00 PR: Actividad del tipo Clase de Problemas			
10	Tema 2.3 Duración: 01:00 PR: Actividad del tipo Clase de Problemas Tema 2.3 Duración: 02:00 LM: Actividad del tipo Lección Magistral			
11	Tema 1.5 Duración: 02:00 LM: Actividad del tipo Lección Magistral Tema 1.5 Duración: 01:00 PR: Actividad del tipo Clase de Problemas			
12	Tema 2.3 Duración: 01:00 PR: Actividad del tipo Clase de Problemas	Práctica B.2 Duración: 01:30 PL: Actividad del tipo Prácticas de Laboratorio		Test Práctica B.2 EP: Técnica del tipo Examen de Prácticas Evaluación continua Presencial Duración: 00:30
13		Práctica A.2 Duración: 03:00 PL: Actividad del tipo Prácticas de Laboratorio		Trabajo Práctica A.2 TI: Técnica del tipo Trabajo Individual Evaluación continua No presencial Duración: 03:00
14	Tema 2.3 Duración: 01:00 LM: Actividad del tipo Lección Magistral	Práctica B.3 Duración: 01:30 PL: Actividad del tipo Prácticas de Laboratorio		Test Práctica B.3 EP: Técnica del tipo Examen de Prácticas Evaluación continua Presencial Duración: 00:30
15				
16				

17				<p>Examen final evaluación continua (segundo parcial) EX: Técnica del tipo Examen Escrito Evaluación continua Presencial Duración: 01:00</p> <p>Examen final en convocatoria oficial (60%) + prácticas de laboratorio durante el curso (40%) EX: Técnica del tipo Examen Escrito Evaluación sólo prueba final Presencial Duración: 02:00</p>
----	--	--	--	--

Para el cálculo de los valores totales, se estima que por cada crédito ECTS el alumno dedicará dependiendo del plan de estudios, entre 26 y 27 horas de trabajo presencial y no presencial.

* El cronograma sigue una planificación teórica de la asignatura y puede sufrir modificaciones durante el curso derivadas de la situación creada por la COVID-19.

7. Actividades y criterios de evaluación

7.1. Actividades de evaluación de la asignatura

7.1.1. Evaluación continua

Sem.	Descripción	Modalidad	Tipo	Duración	Peso en la nota	Nota mínima	Competencias evaluadas
6	Test Práctica B.1	EP: Técnica del tipo Examen de Prácticas	Presencial	00:30	5%	0 / 10	CE06 CE01
7	Trabajo Práctica A.1	TI: Técnica del tipo Trabajo Individual	No Presencial	03:00	10%	0 / 10	CE06 CE01
8	Examen parcial	EX: Técnica del tipo Examen Escrito	Presencial	02:00	30%	3 / 10	CE06 CE01
12	Test Práctica B.2	EP: Técnica del tipo Examen de Prácticas	Presencial	00:30	5%	0 / 10	CE01 CE06
13	Trabajo Práctica A.2	TI: Técnica del tipo Trabajo Individual	No Presencial	03:00	15%	0 / 10	CE06 CE01
14	Test Práctica B.3	EP: Técnica del tipo Examen de Prácticas	Presencial	00:30	5%	0 / 10	CE06 CE01
17	Examen final evaluación continua (segundo parcial)	EX: Técnica del tipo Examen Escrito	Presencial	01:00	30%	3 / 10	CE06 CE01

7.1.2. Evaluación sólo prueba final

Sem	Descripción	Modalidad	Tipo	Duración	Peso en la nota	Nota mínima	Competencias evaluadas
-----	-------------	-----------	------	----------	-----------------	-------------	------------------------

17	Examen final en convocatoria oficial (60%) + prácticas de laboratorio durante el curso (40%)	EX: Técnica del tipo Examen Escrito	Presencial	02:00	100%	5 / 10	CE06 CE01
----	--	-------------------------------------	------------	-------	------	--------	--------------

7.1.3. Evaluación convocatoria extraordinaria

Descripción	Modalidad	Tipo	Duración	Peso en la nota	Nota mínima	Competencias evaluadas
Examen final en convocatoria extraordinaria (60%) + prácticas de laboratorio durante el curso (40%)	EX: Técnica del tipo Examen Escrito	Presencial	02:00	100%	5 / 10	CE06 CE01

7.2. Criterios de evaluación

En convocatoria ordinaria, los alumnos serán evaluados mediante evaluación continua. No obstante, los alumnos que lo deseen podrán ser evaluados mediante una única prueba final siempre y cuando así lo expresen mediante un escrito dirigido al Coordinador de la asignatura antes de la realización del examen del primer parcial (semana 8). La presentación de este escrito supondrá la renuncia automática a la evaluación continua.

Convocatoria ordinaria: modalidad evaluación continua

La asignatura se aprobará cuando se obtenga una calificación mayor o igual a 5 puntos sobre un total de 10. Dicha calificación es la suma de las calificaciones correspondientes a las diferentes actividades de evaluación, con los siguientes pesos:

- Evaluación primer parcial (temas 1.1, 1.2, 2.1 y 2.2): 30%
- Evaluación segundo parcial (temas 1.3, 1.4, 1.5 y 2.3): 30%
- Prácticas Parte A (10% y 15%): 25%
- Prácticas Parte B (5% cada una de las tres): 15%

El primer parcial se realiza en la semana 8 y el segundo en la convocatoria oficial. En dicha convocatoria oficial se ofrece a los alumnos que no hubieran quedado satisfechos del primer parcial la posibilidad de volver a realizarlo. En este caso, la nota de este segundo intento siempre será la que se considerará en el cómputo de la nota final. El peso en los exámenes escritos se distribuye en un 35% para la Parte A y un 65% para la Parte B. La asistencia a clase podrá suponer un incremento de la nota de hasta 0,2 puntos siempre que no se superen un máximo de dos

faltas a lo largo del curso.

Convocatoria ordinaria y extraordinaria: evaluación mediante prueba final

La evaluación mediante prueba final, tanto en la convocatoria ordinaria como en la extraordinaria, debe comprobar si los estudiantes han adquirido las competencias de la asignatura. Por tanto, la evaluación mediante prueba final incluirá un examen escrito sobre todos los temas de la asignatura con un peso del 60% en la nota final y una nota mínima de 3/10. Asimismo, es obligatoria la realización de las actividades de evaluación práctica (prácticas de la Parte A y de la Parte B) a lo largo del curso al mismo tiempo que se realizan para la evaluación continua y con el mismo peso que en la evaluación continua (40% en total). Por tanto, las diferencias respecto a la evaluación continua son que no hay exámenes parciales sino un único examen final y que no hay la posibilidad de incrementar la nota por asistencia a clase.

8. Recursos didácticos

8.1. Recursos didácticos de la asignatura

Nombre	Tipo	Observaciones
Libro de referencia (Parte A)	Bibliografía	Keshab K. Parhi, VLSI Digital Signal Processing Systems - Design and Implementation, John Wiley & Sons, 1999.
Libro de referencia (Parte B)	Bibliografía	David A. Patterson y John L. Hennessy, Computer Organization and Design - The Hardware/Software Interface, 4ª edición, Morgan Kaufmann, 2009.
Libro de referencia avanzado (Parte B)	Bibliografía	John L. Hennessy y David A. Patterson, Computer Architecture: A Quantitative Approach, 5ª edición, Morgan Kaufmann, 2012.
Libro de consulta (Parte B)	Bibliografía	Carl Hamacher et al., Computer Organization and Embedded Systems, 6ª edición, McGraw-Hill, 2012.

Libro de consulta en español (Parte B)	Bibliografía	John P. Shen y Mikko H. Lipasti, Arquitectura de Computadores - Fundamentos de los Procesadores Superescalares, McGraw-Hill, 2005.
Página web de la asignatura	Recursos web	http://moodle.upm.es/titulaciones/oficiales

9. Otra información

9.1. Otra información sobre la asignatura

En condiciones de normalidad se considera una docencia presencial, tanto en aula para las clases teóricas como en laboratorio para las prácticas (en las prácticas de la parte A una parte del trabajo es en casa, es decir, no presencial), pero si por causa de la pandemia fuera necesario pasar a una docencia online, se mantiene la programación y las pruebas de evaluación con la diferencia de que las prácticas pasarían a realizarse de forma remota usando los ordenadores de los propios alumnos. La herramienta a utilizar para la docencia online sería Microsoft Teams, Skype o Zoom más las herramientas necesarias para la realización de las prácticas que son de dominio público y para cuya instalación se darían las oportunas indicaciones en Moodle. Si las restricciones solo permitieran realizar dos de las tres prácticas de la parte B, éstas pasarían a tener un peso de 7,5% cada, manteniéndose el total del 15%

La asignatura se relaciona con los ODS (Objetivos de Desarrollo Sostenible) 7.Energía y 9.Industria, innovación e infraestructuras, en que presenta, tanto a nivel de diseño de circuitos como a nivel de diseño de sistemas, técnicas que permiten optimizar el consumo y las prestaciones de los sistemas digitales, favoreciendo con ello una mejor utilización de los recursos energéticos y la aplicación de las infraestructuras computacionales en el modelado y la simulación de todo tipo de sistemas complejos, incluyendo sistemas biológicos (ODS 3), ecológicos (ODS 14 y 15), energéticos (ODS 7), industriales (ODS 9) y climatológicos (ODS 13).