Programa El programa se puede estructurar en las siguientes unidades didácticas:

• Clases de introducción (05C): Se presentarán las herramientas de simulación y síntesis y los fundamentos del sistema operativo Linux con el que se trabaja. Se introducirán, además, los conceptos básicos relacionados con el lenguaje de descripción VHDL.
• Práctica I. Aprendizaje de VHDL y herramientas de simulación y síntesis (15C): Práctica completamente guiada, se realiza para que el alumno consiga soltura con el entorno de trabajo y adquiera un conocimiento inicial del VHDL. Para ello se realizarán seis ejemplos sencillos que le servirán de modelo para la implementación de elementos esenciales del diseño digital. A través de la realización de estos ejercicios, se aprende a describir lógica combinacional y secuencial mediante VHDL y se adquiere soltura con las herramientas. En un último ejercicio el alumno ha de comenzar a codificar VHDL, profundizando en el resultado de la síntesis del mismo. Es decir, debe sacar una idea clara de qué elementos hardware corresponden a las estructuras VHDL que se realizan. Este ejercicio debe llegar a funcionar en placa.
• Práctica II. Diseño completo (2C): En esta práctica se va a realizar la implementación de un diseño completo de complejidad media. Se entregan unas especificaciones escritas, el código VHDL de algún elemento del sistema y los estímulos necesarios para la correcta verificación del diseño. El alumno debe finalizar el laboratorio entregando un circuito que cumpla los requisitos del enunciado funcionando en una de las placas con FPGAs del laboratorio.