De la idea al silicio: el tape-out de un ASIC en la práctica industrial, por Iñaki Ormaetxea

Resumen

El desarrollo de un ASIC moderno en nodos tecnológicos avanzados es un proceso complejo que va mucho más allá del diseño RTL o la verificación de bloques individuales. Desde la definición inicial del producto hasta la llegada del silicio al laboratorio, el tape-out implica una sucesión de etapas altamente interdependientes en las que decisiones técnicas, estimaciones y compromisos arquitectónicos condicionan todo el proyecto.

En esta charla se describirá, a alto nivel, el proceso de diseño de un circuito integrado digital desde la perspectiva práctica de un ingeniero de diseño y verificación de IP en una empresa puntera del sector de los semiconductores. Se recorrerán las distintas fases del ciclo de vida de un ASIC así como: definición de especificaciones, propuestas de arquitectura y microarquitectura, estimaciones de área y consumo, implementación y verificación de IP, integración a nivel de subsistema y top level, interacción con Physical Design, emulación, preparación de test y validación en laboratorio tras la recepción del silicio.

Se abordarán los entresijos técnicos y organizativos que caracterizan los tape-outs en tecnologías avanzadas, así como las dificultades inherentes a proyectos de gran escala y alta complejidad. Desde una perspectiva real, se pondrá de manifiesto cómo cada etapa impacta en el trabajo diario del diseñador y del verificador, y cómo las decisiones tempranas pueden amplificarse a lo largo del proyecto.

El objetivo es ofrecer una visión honesta de cómo se lleva una idea desde su concepción hasta el silicio funcional, mostrando tanto la dimensión técnica como la realidad práctica de los grandes proyectos de ASIC en la industria actual.

Conferencia impartida por Iñaki Ormaetxea, ingeniero de diseño de silicio en AMD y miembro de su equipo directivo técnico.

Ponente

Iñaki Ormaetxea Orobengoa es ingeniero en electrónica industrial y automática por la Universidad del país Vasco (2018), realizó un año académico internacional en la Universidad Estatal de San Diego (EE UU, 2016-2017) y completó un Máster en Sistemas Electrónicos en la Universidad Politécnica de Madrid (ETSIT-UPM) (2019). Durante su etapa formativa colaboró con el VLSI Design and Test Laboratory (SDSU) y con el Integrated Systems Laboratory (LSI-UPM), y realizó varias estancias de prácticas en el centro tecnológico Ikerlan (Mondragón, Gipuzkoa), antes de comenzar su carrera profesional en Escocia en Xilinx / Advanced Micro Devices (AMD).

Cuenta con 7 años de experiencia en la industria de semiconductores en Xilinx/AMD, donde ha evolucionado desde ingeniero FPGA orientado a machine learning hasta formar parte del equipo directo técnico como ingeniero de diseño ASIC. Ha trabajado en el desarrollo de circuitos integrados para interconexiones (DPU/AI-NICs) para GPU y servidores, siendo responsable de bloques de IP en tecnologías avanzadas, habiendo participado en diversos tape-outs ASIC en nodo 7nm y 3nm. Sus responsabilidades han incluido definición de micro-arquitectura, diseño RTL, verificación (UVM), profiling de rendimiento y bring-up de plataformas.

Paralelamente, fue cofundador de la startup tecnológica Autnet (2019–2023), centrada en la digitalización del sector de la construcción.

Organiza

Cátedra Chip UPM-Indra