Implementación en FPGA de algoritmos intensivos en datos: redes neuronales y FFT

Implementación en FPGA de algoritmos intensivos en datos: redes neuronales y FFT

Ayuda APOYO-JOVENES-21-TL23SB-116-I4FOMC financiada por

Resumen

El objetivo de este proyecto es lograr resultados disruptivos en tres áreas clave relacionadas con la implementación de algoritmos intensivos en datos sobre FPGAs:

1. Diseño de FFTs grandes y de alto rendimiento para radioastronomía. En radioastronomía se calculan FFTs extremadamente grandes a altas tasas. Nuestro objetivo es poder procesar FFTs grandes a altas tasas de rendimiento en una única FPGA, en lugar de usar varias. Con este enfoque, esperamos un rendimiento muy alto junto con una reducción drástica del consumo y del coste del sistema respecto a los enfoques actuales.
2. Explorar los límites del rendimiento de FFT en FPGAs. Este objetivo pretende realizar experimentos físicos en tiempo real sobre una plataforma FPGA avanzada para determinar el rendimiento máximo que las FFT en FPGA pueden alcanzar hoy en día y compararlo con los resultados obtenidos en otras plataformas. Esto implica tanto la implementación de arquitecturas FFT de alto rendimiento como el desarrollo de una plataforma para probarlas.
3. Desarrollar redes neuronales eficientes en área y potencia en FPGAs. La implementación de FFTs y redes neuronales comparte retos comunes. Ambas calculan un gran número de sumas y multiplicaciones y requieren una gestión de datos compleja. Basándonos en nuestro profundo conocimiento de arquitecturas FFT, en este proyecto buscamos derivar nuevas arquitecturas para redes neuronales que reduzcan el coste de hardware y el consumo de potencia, y aplicar técnicas de desplazamiento y suma a las redes neuronales para reducir aún más su complejidad.

Este proyecto ha sido financiado por la Comunidad de Madrid a través de la convocatoria “Ayudas de Estímulo a la Investigación de Jóvenes Doctores de la Universidad Politécnica de Madrid, 2021”.

Investigadores

• Mario Garrido (PI)
• Marisa López-Vallejo
• Pedro Malagón
• Pedro Paz
• Martin Kumm
• Zeynep Kaya
• Víctor Manuel Bautista
• Francisco Albertuz

Archivos

Los archivos asociados a algunos trabajos del proyecto pueden encontrarse en nuestro repositorio de GitLab FFT Cores.

Publicaciones

Tesis de máster

1. Simón Portela, “Implementation of a PCIe Interface to Transfer Data at High Speed between a Host and an Advanced FPGA”, Dpt. of Electronic Engineering, Universidad Politécnica de Madrid, Sep. 2022 (Open Access at UPM).

Artículos en revista

1. Zeynep Kaya and Mario Garrido, “Optimized 4-Parallel 1024-Point MSC FFT”, IEEE Access, Vol. 12, pp. 84110-84121, Jun. 2024. (Open Access in IEEE, Open Access at UPM).
2. Guang-Ting Deng, Mario Garrido, Sau-Gee Chen and Shen-Jui Huang, “Radix-2^k MSC FFT Architectures”, IEEE Access, Vol. 11, pp. 81497-81510, July 2023. (Open Access in IEEE, Open Access at UPM).
3. Pedro Paz and Mario Garrido, “Efficient Implementation of Complex Multipliers on FPGAs Using DSP Slices”, J. Signal Process. Syst, Vol. 95, pp. 543-550, Apr. 2023. (Open Access in Springer, Open Access at UPM).

Artículos en conferencia

1. Pedro Paz and Mario Garrido, “A 12.8-GS/s 32-Parallel 1 Million-Point FFT”, Conference on Design of Circuits and Integrated Systems, Catania (Italy), Nov. 2024, pp. 260-266. (Open Access in IEEE, Open Access at UPM).
2. Pedro Paz and Mario Garrido, “A 5.2 GSps 8-Parallel 1024-Point MDC FFT”, Conference on Design of Circuits and Integrated Systems, Málaga (Spain), Nov. 2023, pp. 55-60. (Open Access in IEEE, Open Access at UPM).