Ir al contenido
Laboratorio de Sistemas Integrados (LSI)

Implementaciones avanzadas de FFT para 6G (RAFFTING)

Implementaciones avanzadas de FFT para 6G (RAFFTING)

Ayuda PID2021-126991NA-I00 financiada por

micin-uefeder-aei

Resumen

6G proporcionará una experiencia total para todos mediante la hiperconectividad entre humanos y máquinas, que se logrará conectando cientos de miles de millones de dispositivos. Esto requerirá tasas de datos extremadamente altas en el rango de 1 Tb/s. Del mismo modo, muchas aplicaciones como los vehículos autónomos conectados (CAV) o la telecirugía demandarán comunicaciones ultrafiables y de baja latencia (URLLC), donde se espera una latencia por debajo de 100 us. Además, el bajo consumo de energía es imprescindible en 6G, donde la eficiencia energética se considera un indicador clave de rendimiento (KPI) y se espera que supere 1 Tb/J.

Para hacer posible 6G, todos los componentes del sistema deben optimizarse hacia estos objetivos. Si un solo componente tiene alta latencia, la latencia de todo el sistema puede verse comprometida; y lo mismo ocurre con los otros dos KPIs. Por tanto, la forma de acercarse al rendimiento esperado para 6G pasa por que especialistas en cada componente del sistema aporten soluciones optimizadas.

La transformada rápida de Fourier (FFT) es un pilar para la implementación de sistemas de comunicación. Por ello, es esencial estudiar este algoritmo en profundidad y aportar soluciones que respondan a los exigentes requisitos de los sistemas de comunicaciones 6G. En consecuencia, el objetivo principal del proyecto RAFFTING es romper las limitaciones de las arquitecturas FFT actuales que pueden frenar el desarrollo de 6G. Esto se consigue aportando avances significativos en tres áreas de alta importancia para 6G: FFTs no potencia de dos, baja latencia y bajo consumo de energía.

Investigadores

  • Mario Garrido (PI)
  • Juan Antonio López
  • Pedro Malagón
  • Zeynep Kaya
  • Pedro Paz
  • Víctor Manuel Bautista
  • Francisco Albertuz

Archivos

Los archivos asociados a algunos trabajos del proyecto pueden encontrarse en nuestro repositorio de GitLab FFT Cores.

Publicaciones

Tesis de máster
  1. Carlos Albacete, “Diseño de un Sistema de Filtrado de Audio Basado en FFT para su Implementación en Placas de Desarroll Nexys A7”, Tesis de máster, Dpto. de Ingeniería Electrónica, Universidad Politécnica de Madrid, Sep. 2024. (Open Access at UPM).
  2. Sergio Beltrán, “Design and Development of a Test Environment for On-Board Validation to Test FFT Architectures in a VCU128 FPGA”, Tesis de máster, Dpto. de Ingeniería Electrónica, Universidad Politécnica de Madrid, Jun. 2024. (Open Access at UPM).
  3. Ignacio Amat, “Performance Optimisation of Variable Precision Digital Signal Processing Algorithms”, Tesis de máster, Dpto. de Ingeniería Electrónica, Universidad Politécnica de Madrid, Feb. 2023. (Open Access at UPM).
  4. Jezael Pérez, “Design of Parallel Pipelined FFT Architectures for 6G on FPGAs”, Tesis de máster, Dpto. de Ingeniería Electrónica, Universidad Politécnica de Madrid, Sep. 2022. (Open Access at UPM).
  5. Jason (Chia-Jen) Lee, “A 2k/3×2k-Point Multi-Path Partial FFT Processor and Bit Reversal Circuits for Non-Power-of-Two FFTs”, Tesis de máster, Institute of Electronics, National Yang Ming Chiao Tung University (Taiwan), Aug. 2022. (Open Access at NYCU).
  6. Víctor Manuel Bautista, “Design and Implementation of Non-Power-of-Two FFT Architectures for 5G and Beyond”, Tesis de máster, Dpto. de Ingeniería Electrónica, Universidad Politécnica de Madrid, July 2022. (Open Access at UPM).
Artículos en revista
  1. Mario Garrido, Daniel Medina, Pedro Paz and Marisa López-Vallejo, “Uniformly Distributed CORDIC”, IEEE Trans. Circuits Syst. I, Vol. 72, No. 11, pp. 6948-6961, Nov. 2025. (Open Access at IEEE).
  2. Víctor Manuel Bautista and Mario Garrido, “A Method to Obtain Non-Power-of-Two FFT Flow Graphs Based on a New Prime Factor Algorithm”, IEEE Trans. Signal Processing, Vol. 73, pp. 1004-1017, Feb. 2025. (Open Access in IEEE, Open Access at UPM).
  3. Mario Garrido, Víctor Manuel Bautista, Alejandro Portas and Javier Hormigo, “Advanced Quantization Schemes to Increase Accuracy, Reduce Area, and Lower Power Consumption in FFT Architectures”, IEEE Trans. Circuits Syst. I, Vol. 72, No. 1, pp. 203-213, Jan. 2025. (Open Access in IEEE, Open Access at UPM).
  4. Víctor Manuel Bautista, Mario Garrido and Marisa López-Vallejo, “Serial Butterflies for Non-Power-of-Two FFT Architectures in 5G and Beyond”, IEEE Trans. Circuits Syst. I, Vol. 70, No. 10, pp. 3992-4003, Oct. 2023. (Open Access in IEEE, Open Access at UPM).
  5. Zeynep Kaya and Mario Garrido, “Low-Latency 64-Parallel 4096-Point Memory-Based FFT for 6G”, IEEE Trans. Circuits Syst. I, Vol. 70, No. 10, pp. 4004-4014, Oct. 2023. (Open Access in IEEE, Open Access at UPM).
  6. Pedro Paz and Mario Garrido, “CORDIC-Based Computation of Arcsine and Arccosine Functions on FPGA”, IEEE Trans. Circuits Syst. II, Vol. 70, No. 9, pp. 3684-3688, Sep. 2023. (Open Access in IEEE, Open Access at UPM).
  7. Zeynep Kaya, Mario Garrido and Jarmo Takala, “Memory-Based FFT Architecture with Optimized Number of Multiplexers and Memory Usage”, IEEE Trans. Circuits Syst. II, Vol. 70, No. 8, pp. 3084-3088, Aug. 2023. (Open Access in IEEE, Open Access at UPM).
Artículos en conferencia
  1. Víctor Manuel Bautista and Mario Garrido, “A Hardware-Efficient 1200-Point FFT Architecture that Combines the Prime Factor and Cooley-Tukey Algorithms”, Conference on Design of Circuits and Integrated Systems, Catania (Italy), Nov. 2024, pp. 303-308. (Access in IEEE, Open Access at UPM).
  2. Francisco Albertuz and Mario Garrido, “A Serial Low-Switching FFT Architecture Specifically Tailored for Low Power Consumption”, Conference on Design of Circuits and Integrated Systems, Catania (Italy), Nov. 2024, pp. 90-95. (Access in IEEE, Open Access at UPM).
  3. Zeynep Kaya and Mario Garrido, “Novel Access Patterns Based on Overlapping Loading and Processing Times to Reduce Latency and Increase Throughput in Memory-based FFTs”, IEEE International Symposium on Computer Arithmetic, Málaga (Spain), Jun. 2024, pp. 52-59. (Access in IEEE, Open Access at UPM).
  4. Víctor Manuel Bautista and Mario Garrido, “An Automatic Generator of Non-Power-of-Two SDF FFT Architectures for 5G and Beyond”, Conference on Design of Circuits and Integrated Systems, Málaga (Spain), Nov. 2023, pp. 61-66. (Access in IEEE, Open Access at UPM).
  5. Ignacio Amat and Juan Antonio López, “Any-Radix Efficient Fully-Parallel Implementation of the Fast Fourier Transform on FPGAs”, Conference on Design of Circuits and Integrated Systems, Málaga (Spain), Nov. 2023, pp. 67-72. (Access in IEEE, Open Access at UPM).
  6. Charalampos Eleftheriadis, Mario Garrido and Georgio Karakonstantis, “Energy-Efficient Short-Time Fourier Transform for Partial Window Overlapping”, International Symposium on Circuits and Systems (ISCAS), Monterrey, CA (United States), May 2023. (Access in IEEE, Open Access at UPM).