Ir al contenido
Laboratorio de Sistemas Integrados (LSI)

TOLERA (TEC2012-31292)

Variaciones PVT y tolerancia a la radiación en tecnologías nanométricas

(Tolerancia a variaciones PVT y radiación en tecnologías nanométricas)

Resumen

Los circuitos integrados CMOS fabricados con tecnologías nanométricas están sujetos a numerosas incertidumbres relacionadas con efectos de segundo orden que antes eran despreciables pero que ahora limitan el rendimiento final del circuito y el rendimiento de fabricación. Es el caso de las variaciones de proceso o de las variaciones en las condiciones ambientales de operación (caídas de voltaje, puntos calientes, fallos debidos a radiación). En este proyecto proponemos técnicas a nivel de circuito para lograr diseños robustos capaces de tolerar variaciones PVT y radiación. En concreto proponemos dos objetivos principales:

  • Diseñar, simular y fabricar sensores de variaciones PVT que puedan integrarse en una red de monitorización en chip. La propuesta incluye sensores de ruta crítica (con doble objetivo, medir variaciones de proceso y envejecimiento), sensores de potencia estática y sensores de VDD. Todos estos sensores deben ser pequeños, fácilmente integrables en CMOS, de bajo consumo y orientados a las restricciones impuestas por la monitorización de variaciones PVT. Los sensores se integrarán en un circuito de prueba de complejidad media.
  • Estudiar y proporcionar mecanismos para circuitos digitales tolerantes a radiación mediante el diseño e implementación de una biblioteca básica de celdas estándar endurecidas frente a radiación. Las técnicas de endurecimiento se aplicarán a nivel físico (layout) y digital y se aplicarán a un conjunto reducido de puertas lógicas básicas y biestables que deben ser lo suficientemente grandes para satisfacer los requisitos de las herramientas de síntesis. Se realizará un estudio en profundidad del compromiso entre área, rendimiento y grado de tolerancia a la radiación.

Por último, proponemos el diseño de dos sensores, de envejecimiento (a través de la ruta crítica) y de temperatura, empleando las técnicas de tolerancia a la radiación desarrolladas. Estos sensores pueden integrarse en aplicaciones futuras para entornos con alta radiación, donde la monitorización remota desempeña un papel clave.

Investigadores

  • María Luisa López-Vallejo (Investigador principal)
  • Carlos A. López Barrio
  • Pablo Ituero Herrero
  • Pablo Royer del Barrio
  • Fernando García Redondo
  • Javier Agustín Sáenz
  • Carlos Gil Soriano

Publicaciones

Artículos en revista
  1. “A performance study of CUDA UVM vs. manual optimizations in a real-world setup: Application to a Monte Carlo wave-particle event-based interaction mode”, Jose M. Nadal-Serrano and M. Lopez-Vallejo. IEEE Transactions on Parallel and Distributed Systems, vol. 27, no 6, p. 1579-1588, June 2016. Impact Factor 2016: 4.181 (Q1).
  2. “Efficient Mitigation of SET Induced Harmonic Errors in Ring Oscillators”, J. Agustin, M. Lopez-Vallejo, C. G. Soriano, P. Cholbi, L. W. Massengill and Y. P. Chen, IEEE Transactions on Nuclear Science, vol. 62, no 6, p. 3049-3056, Dec. 2015. Impact Factor 2015: 1.198.
  3. “An In-Depth Analysis of Ring Oscillators: Exploiting Their Configurable Duty-Cycle”, J. Agustin and M. Lopez-Vallejo, IEEE Transactions on Circuits and Systems I: Regular Papers, vol. 62, no 10, p. 2485-2494, Oct. 2015. Impact Factor 2015: 2,393.
  4. “A survey on theoretical and practical aspects of imaging aids for artificial vision in professional environments”, J. M. Nadal-Serrano and M. Lopez-Vallejo, IEEE Sensors Journal, vol. 15, no. 5, pp. 2719-2731, May 2015. Impact Factor 2015: 1.889.
  5. “Design and Characterization of a Built-In CMOS TID Smart Sensor”, J. Agustin, C. Gil, M. Lopez-Vallejo and P. Ituero, IEEE Transactions on Nuclear Science, vol. 62, no. 2, pp. 443-450, April 2015. Impact Factor 2015: 1.198.
  6. “Real-time low-complexity automatic modulation classifier for pulsed radar signals”, V. Iglesias, J. Grajal, P. Royer, M. A. Sanchez, M. Lopez-Vallejo, O. A. Yeste-Ojeda, IEEE Transactions on Aerospace and Electronic Systems, vol. 51, no. 1, pp. 108-126, Jan. 2015.
  7. “Building Memristor Applications: From Device Model to Circuit Design”, F. Garcia, M. Lopez-Vallejo, P. Ituero. IEEE Transactions on Nanotechnology, vol. 13, no. 6, pp. 1154-1162, Nov. 2014. Impact Factor 2013: 1,619.
  8. “Using pMOS Pass-Gates to Boost SRAM Performance by Exploiting Strain Effects in Sub-20-nm FinFET Technologies”, P. Royer and M. Lopez-Vallejo. IEEE Transactions on Nanotechnology, vol. 13, no. 6, pp. 1226-1233, Nov. 2014. Impact Factor 2013: 1,619.
  9. “A Self-Timed Multipurpose Delay Sensor for FPGAs”, C. Gómez-Osuna, P. Ituero, M. López-Vallejo. Sensors n. 14(1), pp 129-143, Jan. 2014. Impact Factor 2014: 2.245.
  10. “System Design Framework and Methodology for Xilinx Virtex FPGA Configuration Scrubbers”, I. Herrera-Alzu, M. Lopez-Vallejo, IEEE Transactions on Nuclear Science, vol. 61, no. 1, pp. 619-629, Feb. 2014. Impact Factor 2014: 1.283 (Q1).
  11. “A 0.0016mm2 0.64nJ Leakage Based CMOS Temperature Sensor”, P. Ituero, M. López-Vallejo and C. López-Barrio. Sensors, no. 9, pp 12648-12662, Sep. 2013. Impact Factor 2013: 2,048.
  12. “Design Techniques for Xilinx Virtex FPGA Configuration Memory Scrubbers”, I. Herrera-Alzu and M López-Vallejo. IEEE Transactions on Nuclear Science, vol. 60, no. 1, pp. 376-385, Feb. 2013. Impact Factor 2013: 1.455 (Q1).
  13. “Ratio-Based Temperature Sensing Technique Hardened Against Nanometer Process Variations”, P. Ituero and M. López-Vallejo. IEEE Sensors Journal. vol. 13, issue 2, pp 442-443, Feb. 2013. Impact Factor 2013: 1,852.
  14. “Floating-Point Exponentiation Units for Reconfigurable Computing”, F. De Dinechin, P. Echeverria, M. Lopez-Vallejo and B. Pasca, ACM Transactions on Reconfigurable Technology and Systems, 6, 1, Article 4, May 2013.
Capítulos de libro
  1. “On-Chip Thermal Monitoring”, P. Ituero, M. López-Vallejo. LAMBERT Academic Publishing. 2013. 188 pages. ISBN:978-3-659-51126-4.
Artículos en conferencia
  1. “A Thermal Adaptive Scheme for Reliable Write Operation on RRAM Based Architecture”, F. García-Redondo, M. Lopez-Vallejo and P. Ituero, IEEE International Conference on Computer Design (ICCD). New York, Oct. 2015.
  2. “A Dual-Layer Fault Manager for systems based on Xilinx Virtex FPGAs”, I. Herrera-Alzu, M. Lopez-Vallejo and C. Gil Soriano, in IEEE International Symposium on Defect and Fault Tolerance in VLSI and Nanotechnology Systems (DFTS), pp. 72-75, 12-14 Oct. 2015.
  3. “Efficient Mitigation of SET Induced Harmonic Errors in Ring Oscillators”, J. Agustin, M. Lopez-Vallejo and L. W. Massengill, IEEE Nuclear and Space Radiation Effects Conference (NSREC 2015), Boston, USA, July 2015.
  4. “Evolution of radiation-induced soft errors in FinFET SRAMs under process variations beyond 22nm”, P. Royer, F. Garcia-Redondo, M. Lopez-Vallejo, in IEEE/ACM International Symposium on Nanoscale Architectures (NANOARCH), pp. 112-117, 8-10 July 2015.
  5. “A built-in CMOS Total Ionization Dose smart sensor”, J. Agustin, C. G. Soriano, M. Lopez Vallejo and P. Ituero, IEEE SENSORS, 2014, pp. 70-73, 2-5 Nov. 2014.
  6. “A Critical-Path Monitor for DVFS Systems without Datapath Replication”, H. Cerqueira, P. Ituero and M. López-Vallejo, Conference on Design of Circuits and Integrated Systems (DCIS), 2014.
  7. “Implementation Tradeoffs of Triangle Traversal Algorithms for Graphics Processing”, P. Royer, P. Ituero, M. López-Vallejo and C. A. López Barrio. Conference on Design of Circuits and Integrated Systems (DCIS), 2014.
  8. “Four-injector variability modeling of FinFET predictive technology models”, P. Royer, M. Lopez-Vallejo, F. Garcia Redondo, C. A. Lopez Barrio, European Workshop on CMOS Variability (VARI), pp. 1-6, Sept. 29 2014-Oct. 1, 2014.
  9. “A tool for the automatic analysis of single events effects on electronic circuits”, F. Garcia-Redondo, M. Lopez-Vallejo, P. Royer, J. Agustin, European Workshop on CMOS Variability (VARI), pp. 1,6, Sept. 29 2014-Oct. 1, 2014.
  10. “Real-time radar pulse parameter extractor”, V. Iglesias, J. Grajal, O. Yeste-Ojeda, M. Garrido, M. A. Sanchez, M. Lopez-Vallejo, IEEE Radar Conference, pp. 371-375, 19-23 May 2014.
  11. “Circuit-level modeling of FinFet sub-threshold slope and DIBL mismatch beyond 22nm”, P. Royer, B. Cheng, A. Asenov and M. López-Vallejo, International Conference on Simulation of Semiconductor Processes and Devices (SISPAD), Glasgow, Scotland, Sep. 2013.
  12. “A low power 6t-SRAM using negative bit-line for variability tolerance beyond 22nm node”, P. Royer and M. López-Vallejo, Great Lakes Symposium on VLSI (GLSVLSI), Paris, France, May 2013.
  13. “A Low-Area Reference-Free Power Supply Sensor”, C. Benito, P. Ituero and M. López-Vallejo. EUROMICRO Conference on Digital System Design, Santander, Spain, September 4-6, 2013.
  14. “Improvement of Radar Capabilities by Reconfigurable Digital Signal Processing”, F. García, V. Iglesias, M. A. Sánchez, J. Grajal, M. López-Vallejo and C. López-Barrio. Conference on Design of Circuits and Integrated Systems (DCIS) San Sebastián (Spain), 2013.