Las metodologías de auto-test presentan una serie de ventajas muy importantes en lo que respecta al abaratamiento de los costes asociados al test de circuitos digitales de muy alta complejidad. Entre ellas se encuentran: independencia tecnológica con respecto al equipo de test, uso del concepto de jerarquía a todos los niveles de diseño, y mantenimiento gratuito. Sin embargo, bajo determinadas circunstancias, el grado de fiabilidad alcanzado por estas metodologías puede ser muy bajo. La presente tesis doctoral contribuye a una mejora de dicha fiabilidad, haciendo uso del concepto de generación aleatoria ponderada de vectores de test, y sin tener que recurrir a un excesivo consumo de área de silicio. Las actuales metodologías de auto-test se basan en la generación secuencias equiprobables, como fuente de vectores de test. Existen fallos para los cuales estos vectores no proporcionan un nivel de cobertura adecuado. Ponderando el grado de ocurrencia de los valores lógicos asociados a cada vector de test, es posible aumentar de forma significativa la cobertura alcanzada. El proceso de ponderación de los vectores aleatorios se lleva a cabo siguiendo unas distribuciones de señal de entrada concretas, y que son guardadas dentro del circuito en memorias destinadas para tal fin