

**ANX-PR/CL/001-01**  
**GUÍA DE APRENDIZAJE**

**ASIGNATURA**

Arquitecturas digitales avanzadas

**CURSO ACADÉMICO - SEMESTRE**

2016-17 - Segundo semestre

## Datos Descriptivos

---

<b>Nombre de la Asignatura</b>	Arquitecturas digitales avanzadas
<b>Titulación</b>	09AN - Master Universitario en Ingeniería de Sistemas Electrónicos
<b>Centro responsable de la titulación</b>	Escuela Técnica Superior de Ingenieros de Telecomunicación
<b>Semestre/s de impartición</b>	Segundo semestre
<b>Módulos</b>	Optativas cse
<b>Materias</b>	Optativas cse
<b>Carácter</b>	Optativa
<b>Código UPM</b>	93000718
<b>Nombre en inglés</b>	Advanced digital architecture

## Datos Generales

---

<b>Créditos</b>	4	<b>Curso</b>	1
<b>Curso Académico</b>	2016-17	<b>Período de impartición</b>	Febrero-Junio
<b>Idioma de impartición</b>	Castellano	<b>Otros idiomas de impartición</b>	

## Requisitos Previos Obligatorios

---

### Asignaturas Previas Requeridas

El plan de estudios Master Universitario en Ingeniería de Sistemas Electrónicos no tiene definidas asignaturas previas superadas para esta asignatura.

### Otros Requisitos

El plan de estudios Master Universitario en Ingeniería de Sistemas Electrónicos no tiene definidos otros requisitos para esta asignatura.

## Conocimientos Previos

---

### Asignaturas Previas Recomendadas

El coordinador de la asignatura no ha definido asignaturas previas recomendadas.

### Otros Conocimientos Previos Recomendados

Sistemas electrónicos basados en microprocesadores

Diseño de circuitos electrónicos digitales

## Competencias

---

CE5.3 - Capacidad para diseñar un sistema electrónico digital de complejidad media-alta empleando una plataforma basada en dispositivos programables, empleando un lenguaje de programación o aplicando metodologías, estrategias y herramientas CAD para la integración o el codiseño de componentes hardware y software

## Resultados de Aprendizaje

---

RA41 - Capacidad de analizar las alternativas de diseño existentes identificando críticamente sus ventajas e inconvenientes y factores de compromiso

RA40 - Conocimiento de arquitecturas digitales avanzadas y sistemas basados en procesador

## Profesorado

---

### Profesorado

Nombre	Despacho	e-mail	Tutorías
Carreras Vaquer, Carlos ( <b>Coordinador/a</b> )	C-230	carlos.carreras@upm.es	Con cita previa
Lopez Martin, Juan Antonio	B-111	juanantonio.lopez@upm.es	Con cita previa

**Nota.-** Las horas de tutoría son orientativas y pueden sufrir modificaciones. Se deberá confirmar los horarios de tutorías con el profesorado.

## Descripción de la Asignatura

---

La asignatura de estructura en dos partes bien diferenciadas. En la primera parte, que corresponde a un tercio de la asignatura, se presentan las principales técnicas de optimización arquitectural de circuitos digitales orientados al procesamiento de señal. En este caso, los objetivos docentes son:

- Identificar las alternativas de implementación hardware de diseños electrónicos que realizan la funcionalidad de un determinado algoritmo, partiendo de los formatos de representación básicos (grafos) y valorando las opciones de diseño para una aplicación concreta como compromiso entre prestaciones, consumo, coste y flexibilidad.
- Conocer y utilizar los conceptos básicos de diseño de arquitecturas digitales para mejorar la eficiencia del procesamiento. Las técnicas básicas incluyen segmentación, paralelismo, tratamiento optimizado de bucles, etc.
- Ser capaces de caracterizar y optimizar diseños concretos en el ámbito del procesamiento digital de la señal a partir de las técnicas anteriores, así como de identificar los compromisos que conlleva cada optimización.

En la segunda parte, que corresponde a los otros dos tercios de la asignatura, se presentan las principales técnicas arquitecturales utilizadas en los sistemas procesadores de propósito general, pues los microprocesadores constituyen el grupo de circuitos digitales de gran consumo más complejo y sofisticado. Los objetivos docentes en esta parte son:

- Cuantificar las distintas características de un sistema procesador y conocer las tendencias de evolución de las mismas. Aplicar correctamente las métricas de medida de prestaciones y conocer los principios cuantitativos de diseño estos sistemas.
- Conocer la estructura básica de una unidad de procesamiento segmentada. Analizar distintos ejemplos reales de procesadores segmentados. Identificar los tipos de riesgos que aparecen en arquitecturas segmentadas. Aplicar las técnicas que permiten resolver o minimizar los riesgos en arquitecturas segmentadas, incluyendo técnicas de adelanto de datos y predicción de saltos.
- Analizar la estructura básica de procesadores con emisión de varias instrucciones por ciclo. Características de los procesadores de instrucciones múltiples (VLIW), los procesadores superescalares y los procesadores digitales de señal, con ejemplos específicos. Introducción a la planificación estática y dinámica, el tratamiento de bucles, la segmentación software y la ejecución especulativa.
- Conocer los principios básicos y las clasificaciones fundamentales de los sistemas paralelos. Procesadores vectoriales, extensiones para multimedia y unidades de procesamiento gráfico, con revisión de casos reales. Analizar las características de sistemas multinúcleo reales. Sistemas de memoria compartida centralizada y distribuida: sincronización. Sistemas basados en el paso de mensajes: topologías de redes de procesadores. Centros de datos: arquitectura e infraestructura. Computación en la nube: servicios de Internet.

## Temario

---

### 1. Parte A: Técnicas de optimización arquitectural

- 1.1. Límite de iteración (Iteration bound). Representación DFG (Data Flow Graph). Límites de iteración y de bucle. Algoritmos para su cálculo.
- 1.2. Segmentación y procesado paralelo. Segmentación de filtros FIR. Procesamiento paralelo.
  - 1.2.1. Práctica A.1: Aplicación de las técnicas (temas 1.1 y 1.2) a un sistema DSP.
- 1.3. Retemporización (Retiming). Segmentación y retemporización. Procesamiento multicanal y técnicas de retemporización.
- 1.4. Desenrollado (Unfolding). Desenrollado y paralelismo. Algoritmos de desenrollado y aplicaciones.
- 1.5. Plegado (Folding). Transformación de plegado. Minimización de registros y plegado.
  - 1.5.1. Práctica A.2: Aplicación de las técnicas (temas 1.3, 1.4 y 1.5) a un sistema DSP.

## 2. Parte B: Arquitecturas de procesadores

### 2.1. Sistemas procesadores.

2.1.1. Aspectos básicos de un sistema procesador. Perspectiva histórica. Clases de sistemas procesadores. Elementos fundamentales de un sistema procesador. Tendencias en tecnología.

2.1.2. Parámetros de un sistema procesador. Prestaciones de un sistema procesador. Energía y consumo. Coste de los circuitos integrados. Fiabilidad de sistemas. Principios cuantitativos de diseño.

### 2.2. Procesadores segmentados.

2.2.1. Unidad de procesamiento. Componentes de la unidad de procesamiento. Control de la ruta de datos. Ejecución: aritmético-lógicas, accesos a memoria, saltos. Estructura y prestaciones de una unidad segmentada. Funcionamiento de una unidad segmentada.

2.2.2. Riesgos en estructuras segmentadas. Riesgos estructurales. Riesgos de datos y técnica de adelanto de datos. Riesgos de control: saltos condicionales. Predicción de saltos. Planificación de bucles. Implementación de excepciones. Operaciones multiciclo.

2.2.3. Práctica B.1: Optimización de código en el simulador EduMIPS64.

### 2.3. Procesadores paralelos.

2.3.1. Procesadores con emisión múltiple de instrucciones. Emisión múltiple de instrucciones. Procesadores de instrucciones largas (VLIW). Procesadores digitales de señal (DSP). Procesadores superescalares. Ejecución fuera de orden. Ejemplos.

2.3.2. Sistemas paralelos a nivel de datos. Principios básicos y clasificaciones fundamentales. Arquitecturas vectoriales. Extensiones para multimedia. Unidades de procesamiento gráfico. Ejemplo de un sistema real.

2.3.3. Práctica B.2: Programación de una GPU.

2.3.4. d. Multiprocesadores y redes de procesadores. Fundamentos de la computación paralela. Memoria compartida: coherencia y sincronización. Paso de mensajes: redes de procesadores. Grandes instalaciones. Medida y evaluación de prestaciones. Ejemplos.

2.3.5. Práctica B.3: Programación de un clúster paralelo

## Cronograma

**Horas totales:** 48 horas

**Horas presenciales:** 44 horas (42.3%)

**Peso total de actividades de evaluación continua:**  
130%

**Peso total de actividades de evaluación sólo prueba final:**  
100%

Semana	Actividad Presencial en Aula	Actividad Presencial en Laboratorio	Otra Actividad Presencial	Actividades Evaluación
Semana 1	<p><b>Presentación</b> Duración: 01:00 LM: Actividad del tipo Lección Magistral</p> <p><b>Tema 1.1</b> Duración: 01:00 LM: Actividad del tipo Lección Magistral</p> <p><b>Tema 2.1</b> Duración: 01:00 LM: Actividad del tipo Lección Magistral</p>			
Semana 2	<p><b>Tema 1.1</b> Duración: 00:30 LM: Actividad del tipo Lección Magistral</p> <p><b>Tema 1.1</b> Duración: 00:30 PR: Actividad del tipo Clase de Problemas</p> <p><b>Tema 2.1</b> Duración: 02:00 LM: Actividad del tipo Lección Magistral</p>			
Semana 3	<p><b>Tema 1.2</b> Duración: 01:00 LM: Actividad del tipo Lección Magistral</p> <p><b>Tema 2.1</b> Duración: 01:00 PR: Actividad del tipo Clase de Problemas</p> <p><b>Tema 2.2</b> Duración: 01:00 LM: Actividad del tipo Lección Magistral</p>			
Semana 4	<p><b>Tema 1.2</b> Duración: 00:30 LM: Actividad del tipo Lección Magistral</p> <p><b>Tema 1.2</b> Duración: 00:30 PR: Actividad del tipo Clase de Problemas</p> <p><b>Tema 2.2</b> Duración: 02:00 LM: Actividad del tipo Lección Magistral</p>			

Semana 5	<p><b>Tema 1.3</b> Duración: 01:00 LM: Actividad del tipo Lección Magistral</p> <p><b>Tema 2.2</b> Duración: 01:00 LM: Actividad del tipo Lección Magistral</p> <p><b>Tema 2.2</b> Duración: 01:00 PR: Actividad del tipo Clase de Problemas</p>			<p><b>Práctica A.1</b> Duración: 02:00 TI: Técnica del tipo Trabajo Individual Evaluación continua Actividad no presencial</p>
Semana 6	<p><b>Tema 1.3</b> Duración: 01:00 LM: Actividad del tipo Lección Magistral</p>	<p><b>Práctica B.1</b> Duración: 01:30 PL: Actividad del tipo Prácticas de Laboratorio</p>		<p><b>Test Práctica B.1</b> Duración: 00:30 EP: Técnica del tipo Examen de Prácticas Evaluación continua Actividad presencial</p>
Semana 7	<p><b>Tema 1.3</b> Duración: 00:30 LM: Actividad del tipo Lección Magistral</p> <p><b>Tema 1.3</b> Duración: 00:30 PR: Actividad del tipo Clase de Problemas</p>			<p><b>Examen parcial</b> Duración: 02:00 EX: Técnica del tipo Examen Escrito Evaluación continua Actividad presencial</p>
Semana 8	<p><b>Tema 1.4</b> Duración: 01:00 LM: Actividad del tipo Lección Magistral</p> <p><b>Revisión Temas 2.1 y 2.2</b> Duración: 01:00 PR: Actividad del tipo Clase de Problemas</p> <p><b>Tema 2.3</b> Duración: 01:00 LM: Actividad del tipo Lección Magistral</p>			
Semana 9	<p><b>Tema 1.4</b> Duración: 00:30 LM: Actividad del tipo Lección Magistral</p> <p><b>Tema 1.4</b> Duración: 00:30 PR: Actividad del tipo Clase de Problemas</p> <p><b>Tema 2.3</b> Duración: 02:00 LM: Actividad del tipo Lección Magistral</p>			

Semana 10	<p><b>Tema 1.5</b> Duración: 01:00 LM: Actividad del tipo Lección Magistral</p> <p><b>Tema 2.3</b> Duración: 01:00 LM: Actividad del tipo Lección Magistral</p> <p><b>Tema 2.3</b> Duración: 01:00 PR: Actividad del tipo Clase de Problemas</p>			
Semana 11	<p><b>Tema 1.5</b> Duración: 01:00 LM: Actividad del tipo Lección Magistral</p>	<p><b>Práctica B.2</b> Duración: 01:30 PL: Actividad del tipo Prácticas de Laboratorio</p>		<p><b>Test Práctica B.2</b> Duración: 00:30 EP: Técnica del tipo Examen de Prácticas Evaluación continua Actividad presencial</p>
Semana 12	<p><b>Tema 1.5</b> Duración: 01:00 LM: Actividad del tipo Lección Magistral</p> <p><b>Tema 2.3</b> Duración: 02:00 LM: Actividad del tipo Lección Magistral</p>			<p><b>Práctica A.2</b> Duración: 02:00 TI: Técnica del tipo Trabajo Individual Evaluación continua Actividad no presencial</p>
Semana 13	<p><b>Tema 1.5</b> Duración: 01:00 PR: Actividad del tipo Clase de Problemas</p>	<p><b>Práctica B.3</b> Duración: 01:30 PL: Actividad del tipo Prácticas de Laboratorio</p>		<p><b>Test Práctica B.3</b> Duración: 00:30 EP: Técnica del tipo Examen de Prácticas Evaluación continua Actividad presencial</p>
Semana 14	<p><b>Repaso Tema 1</b> Duración: 01:00 PR: Actividad del tipo Clase de Problemas</p> <p><b>Tema 2.3</b> Duración: 01:00 LM: Actividad del tipo Lección Magistral</p> <p><b>Tema 2.3</b> Duración: 01:00 PR: Actividad del tipo Clase de Problemas</p>			
Semana 15				
Semana 16				

Semana 17				<p><b>Recuperación primer parcial</b> Duración: 01:00 EX: Técnica del tipo Examen Escrito Evaluación continua Actividad presencial</p> <p><b>Examen segundo parcial</b> Duración: 01:00 EX: Técnica del tipo Examen Escrito Evaluación continua Actividad presencial</p> <p><b>Examen final</b> Duración: 02:00 EX: Técnica del tipo Examen Escrito Evaluación sólo prueba final Actividad presencial</p>
-----------	--	--	--	---

**Nota.-** El cronograma sigue una planificación teórica de la asignatura que puede sufrir modificaciones durante el curso.

**Nota 2.-** Para poder calcular correctamente la dedicación de un alumno, la duración de las actividades que se repiten en el tiempo (por ejemplo, subgrupos de prácticas") únicamente se indican la primera vez que se definen.

## Actividades de Evaluación

Semana	Descripción	Duración	Tipo evaluación	Técnica evaluativa	Presencial	Peso	Nota mínima	Competencias evaluadas
5	Práctica A.1	02:00	Evaluación continua	TI: Técnica del tipo Trabajo Individual	No	10%		CE5.3
6	Test Práctica B.1	00:30	Evaluación continua	EP: Técnica del tipo Examen de Prácticas	Sí	5%		CE5.3
7	Examen parcial	02:00	Evaluación continua	EX: Técnica del tipo Examen Escrito	Sí	30%		CE5.3
11	Test Práctica B.2	00:30	Evaluación continua	EP: Técnica del tipo Examen de Prácticas	Sí	5%		CE5.3
12	Práctica A.2	02:00	Evaluación continua	TI: Técnica del tipo Trabajo Individual	No	10%		CE5.3
13	Test Práctica B.3	00:30	Evaluación continua	EP: Técnica del tipo Examen de Prácticas	Sí	5%		CE5.3
17	Recuperación primer parcial	01:00	Evaluación continua	EX: Técnica del tipo Examen Escrito	Sí	30%		CE5.3
17	Examen segundo parcial	01:00	Evaluación continua	EX: Técnica del tipo Examen Escrito	Sí	35%		CE5.3
17	Examen final	02:00	Evaluación sólo prueba final	EX: Técnica del tipo Examen Escrito	Sí	100%	5 / 10	CE5.3

## Criterios de Evaluación

En convocatoria ordinaria, los alumnos serán evaluados mediante evaluación continua. No obstante, los alumnos que lo deseen podrán ser evaluados mediante una única prueba final siempre y cuando así lo expresen mediante un escrito dirigido al Coordinador de la asignatura antes de la realización del examen del primer parcial (semana 7). La presentación de este escrito supondrá la renuncia automática a la evaluación continua.

### Convocatoria ordinaria

La asignatura se aprobará cuando se obtenga una calificación mayor o igual a 5 puntos sobre un total de 10. Dicha calificación es la suma de las calificaciones correspondientes a las diferentes actividades de evaluación, con los siguientes pesos:

- Evaluación primer parcial (temas 1.1, 1.2, 2.1 y 2.2): 30%
- Evaluación segundo parcial (temas 1.3, 1.4, 1.5 y 2.3): 35%
- Prácticas Parte A (10% cada una): 20%
- Prácticas Parte B (5% cada una): 15%

El primer parcial se realiza a mitad de semestre (semana 7) y el segundo en la convocatoria oficial. En dicha convocatoria se ofrece a los alumnos que no hubieran quedado satisfechos del primer parcial la posibilidad de volver a realizarlo. Por ello los porcentajes de las pruebas de evaluación continua superan el 100%, pues el peso del examen del primer parcial aparece dos veces. En este caso, la nota de este segundo intento siempre será la que se considerará en el cómputo de la nota final. El peso en los exámenes escritos se distribuye en un 30% para la Parte A y un 70% para la Parte B.

### Convocatoria extraordinaria

La evaluación de la asignatura en su convocatoria extraordinaria se realizará mediante una única prueba final a celebrar en la fecha que determine la dirección del Máster, con independencia de los resultados parciales obtenidos durante el curso.



CAMPUS  
DE EXCELENCIA  
INTERNACIONAL

**UNIVERSIDAD POLITÉCNICA DE MADRID**  
Escuela Técnica Superior de Ingenieros de Telecomunicación  
**PROCESO DE COORDINACIÓN DE LAS ENSEÑANZAS**

ANX-PR/CL/001-01: GUÍA DE APRENDIZAJE



Código PR/CL/001

## Recursos Didácticos

---

Descripción	Tipo	Observaciones
Libro de referencia (Parte A)	Bibliografía	Keshab K. Parhi, VLSI Digital Signal Processing Systems - Design and Implementation, John Wiley & Sons, 1999.
Libro de referencia (Parte B)	Bibliografía	David A. Patterson y John L. Hennessy, Computer Organization and Design - The Hardware/Software Interface, 4ª edición, Morgan Kaufmann, 2009.
Libro de referencia avanzado (Parte B)	Bibliografía	John L. Hennessy y David A. Patterson, Computer Architecture: A Quantitative Approach, 5ª edición, Morgan Kaufmann, 2012.
Libro de consulta (Parte B)	Bibliografía	Carl Hamacher et al., Computer Organization and Embedded Systems, 6ª edición, McGraw-Hill, 2012.
Libro de consulta en español (Parte B)	Bibliografía	John P. Shen y Mikko H. Lipasti, Arquitectura de Computadores - Fundamentos de los Procesadores Superescalares, McGraw-Hill, 2005.
Página web de la asignatura	Recursos web	<a href="http://moodle.upm.es/titulaciones/oficiales">http://moodle.upm.es/titulaciones/oficiales</a>