

UNIVERSIDAD POLITECNICA DE MADRID

E. T. S. I. DE TELECOMUNICACION

DEPARTAMENTO DE INGENIERIA ELECTRONICA

Tesis Doctoral

**Sistema para el Diseño Avanzado de
Generadores de Módulos VLSI**

Autor:

D. Juan Carlos López López

Ingeniero de Telecomunicación

Director:

D. Carlos A. López Barrio

Dr. Ingeniero de Telecomunicación

Madrid, Octubre de 1.989

TRIBUNAL

Presidente

Dr. D. Elías Muñoz Merino

Catedrático de Universidad

Universidad Politécnica de Madrid

Vocales

Dr. D. Joan Figueras Pamies

Catedrático de Universidad

Universidad Politécnica de Cataluña

Dr. D. José Antonio Rubio Sola

Catedrático de Universidad

Universidad Islas Baleares

Dr. D. Carlos Delgado Kloos

Profesor Titular de Universidad

Universidad Politécnica de Madrid

Vocal Secretario

Dr. D. Andrés de Santos y Lleó

Profesor Titular de Universidad

Universidad Politécnica de Madrid

Calificación

Resumen

Los Compiladores de Silicio se han convertido en una de las principales áreas de trabajo dentro del CAD (*Computer-Aided Design*) para diseño VLSI (*Very Large Scale Integration*). De esta forma se intenta automatizar completamente el diseño de un circuito integrado hasta su trazado y reducir, así, el tiempo de desarrollo de los prototipos. En este sentido, los **generadores de módulos** son unas de las herramientas más importantes, ya que permiten crear, fácil y rápidamente, los bloques necesarios para construir el circuito final.

La presente Tesis se enmarca dentro de los trabajos que durante la presente década se están llevando a cabo en el Laboratorio de Sistemas Integrados (LSI) del Departamento de Ingeniería Electrónica en el campo de las herramientas de ayuda al diseño de circuitos integrados, especialmente en la fase de diseño físico o de las máscaras de fabricación de los mismos.

El principal objetivo de la Tesis ha sido la creación de un sistema integrado para la ayuda al diseño de circuitos integrados "*full-custom*", en especial dentro del ámbito del diseño y utilización de los generadores de módulos antes mencionados.

A fin de lograr un sistema abierto, potente y con facilidad de crecimiento, un primer esfuerzo se centró en la definición y creación de una

estructura de datos adecuada a este tipo de herramientas, que fuera de utilización y acceso sencillos. De esta forma, se facilitaba la integración de nuevas herramientas, así como el soporte de nuevas representaciones de sus entidades de datos.

La necesaria interacción con el usuario obligó a desarrollar un buen interfaz, adaptado al diseño de generadores de módulos. Así mismo, era necesario idear una herramienta de diseño simple, próxima a la tarea del diseñador de máscaras, principal usuario del sistema. Para ello se creó un lenguaje con escasas sentencias y palabras clave y de sencilla utilización, que permitía la completa descripción de los módulos a generar, siguiendo el natural flujo de diseño y con un completo aprovechamiento de las características del sistema.

Además, se dotó al sistema de importantes características: independencia tecnológica, parametrización de los módulos, "*instanciación*" automática, evaluación pre-generación... De la misma manera, se desarrollaron las herramientas más deseables (DRC, colocación y conexiónado, compactador,...) en un sistema de diseño, realizando eficientes implementaciones de potentes algoritmos. Por último, y a fin de evaluar el sistema, se crearon algunos generadores de módulos y de sistemas más complejos, siguiendo la metodología soportada por aquél.

Así pues, la contribución de esta Tesis va dirigida a la creación de un sistema de ayuda al diseño de generadores de módulos VLSI, incorporando innovadoras características en cuanto a la concepción del sistema y metodología de diseño.

Abstract

Silicon Compilers have become one of the main targets for people working on VLSI CAD tools, in order to provide fully automated layout designs and to reduce the turn-around time from the design phase to prototypes. In this way, **module generators** are some of the most important tools, because they allow to create, easily and quickly, the blocks that the designer will need to build the final circuit.

Present Ph.D. Thesis is a part of the research that, during this decade, is being carried out in the Integrated Systems Laboratory of the Department of Electronic Engineering on CAD for integrated circuits design, specially for the physical design phase.

The creation of a integrated system for full-custom IC design has been the main objectif pursued, specially focussed in the field of the module generators design.

In order to achieve a very open and powerfull system, it was necessary to define and create a data structure suited to this kind of tools (easy to handle and to access). So, it would be easier the integration of new tools and the definition of new representation for every kind of data.

Abstract

Because of the great interaction between the system and the user, a very good user-interface had to be provided, specially adapted to the module generators design. In the same way, it was necessary to develop a simple design tool, very close to the layout designer task. So, a language with really few keywords, simple sentences and very easy to use was created. With this language, the designer can describe the whole module, following the natural design flow and using all the system capabilities.

Futhermore, the system offers important features (technological independence, automatic instantiation, "evaluation" mode) for a design system. In the same way, efficient and powerfull implementations of the most desired tools (DRC, placement and routing, compactor,...) are provided. At last, some complex module generators have been developed, in order to evaluate the whole system.

In resume, this Ph.D. Thesis is focused on the creation of a system for CAD of VLSI integrated circuits, offering several contributions on the field of CAD systems design and module generators design methodology.

Resumen	v
Abstract	ix
Agradecimientos	xiii
Indice	xvii
Capítulo 1. Objetivos y Estructura de la Tesis	1
1.1 Introducción	3
1.2 Objetivos de la Tesis	4
1.3 Estructura de la Tesis	6
Capítulo 2. Generación de Módulos VLSI	9
2.1 Introducción	11
2.2 Métodos para la generación de módulos VLSI	12
2.2.1 Edición gráfica	13
2.2.2 Edición simbólica	14
2.2.3 Compiladores de módulos	16

2.3 Sistemas para el diseño de generadores de módulos	18
2.3.1 Estructura de datos	18
2.3.2 Descripciones procedurales	21
2.3.3 Independencia tecnológica	23
2.3.4 Arquitectura o estilo de layout	24
2.3.5 Evaluación pre-generación	26
2.3.6 Interfaz con el usuario	27
2.4 Resumen	27
 Capítulo 3. El Sistema MORE	 31
3.1 Introducción	33
3.2 Características principales	34
3.2.1 Estructura de datos	36
3.2.2 Descripción procedural	39
3.2.3 Independencia tecnológica	42
3.2.4 Estilo de layout	43
3.2.5 Evaluación pre-generación	44
3.2.6 Interfaz con el usuario	44
3.3 Diseño de un generador de módulos en el sistema MORE	46
3.3.1 Primitivas del sistema y módulos de librería	46
3.3.2 Diseño en lenguaje C	48
3.3.3 Diseño en lenguaje MORE	53
3.4 Creación de un módulo en el sistema MORE	60

3.5 Gestión de la estructura de datos	64
3.5.1 Edición gráfica	65
3.5.2 Tarjeta de información de una célula	66
3.5.3 Obtención y recuperación de ficheros	66
3.5.4 Gestión del acceso de otras herramientas	67
3.6 Otras herramientas del sistema	68
3.6.1 Lectura y modificación del fichero tecnológico	68
3.6.2 Gestión de ficheros de utilidad	69
3.6.3 Comprobación de reglas de diseño	69
3.6.4 Compactación	71
Capítulo 4. Evaluación del Sistema MORE	73
4.1 Introducción	75
4.2 Aplicaciones desarrolladas	76
4.2.1 Generador de registros de desplazamiento	76
4.2.2 Diseño de un generador automático de	
filtros digitales IIR de segundo orden	81
4.3 Comparación con trabajos previos	88
Capítulo 5. Conclusiones y Trabajos Futuros	91
5.1 Conclusiones	93
5.2 Direcciones de trabajo futuras	96

Apéndice A. Herramienta de colocación	101
A.1 Introducción	103
A.2 Algoritmo	104
Apéndice B. Herramienta de conexiónado	107
B.1 Introducción	109
B.2 Algoritmos	109
Apéndice C. Descripción Sintáctica	
del Lenguaje MORE	113
C.1 Introducción	115
C.2 Descripción sintática del Lenguaje MORE	116
Bibliografía	121