Circuitos Electrónicos Digitales (CEDG)
El principal objetivo de esta asignatura es la obtención de un nivel básico de conocimientos en Electrónica Digital y sentar las bases para poder realizar el análisis y diseño de circuitos electrónicos digitales complejos, que se completará en asignaturas de cursos posteriores. La evolución más relevante de la Electrónica Digital durante los últimos años ha sido en el grado de complejidad de los sistemas que con ella se realizan, pasando de componentes sencillos a la realización de sistemas completos. Para abordar el problema de la elevada complejidad se ha optado por realizar un enfoque en el que se definen nuevos de niveles de abstracción sobre el clásico nivel lógico, como el RTL y el funcional. En el planteamiento del programa de la asignatura se parte con una introducción de los niveles eléctrico y lógico para centrar a continuación el mayor peso de la asignatura en los niveles estructural y funcional, para lo que se introduce el lenguaje de descripción hardware VHDL.
1. Introducción (0,1 créditos)
Información administrativa. Descripción del temario.
2. Principios básicos (0,4 créditos)
Niveles lógicos en lógica binaria. Carga y descarga de capacidades en CMOS. Temporización básica
3. Codificación de la información y álgebra de conmutación (0,7 créditos)
Principios de numeración. Lógica booleana. Axiomas y ecuaciones. Representación de circuitos. Simplificación por Karnaugh.
4. Circuitos combinacionales (1 crédito)
Puertas lógicas simples y complejas. Multiplexores. Elementos varios: codificadores y decodificadores, comparadores y operadores. Memorias ROM, RAM y EPROM.
5. Circuitos secuenciales (1 crédito)
Báscula R-S. Latches y biestables. Registros. Contadores. Registros de desplazamiento.
6. Teoría de autómatas (0,6 créditos)
Máquinas de Mealy y Moore. Diseño de máquinas de estados.
7. Descripciones funcionales y estructurales (0,7 créditos)
Descripciones funcionales y estructurales. Introducción al lenguaje VHDL. Descripciones en VHDL. Componentes sobre los que realizar la síntesis: CPLD y FPGA. Ejemplos adicionales y ejercicios
La evaluación de la asignatura se realiza mediante un examen en el que no se permite la utilización de libros ni apuntes. Su duración estimada será de unas tres horas y que generalmente constará de problemas de aplicación donde se ponga de manifiesto el dominio de los conocimientos teóricos de la asignatura.
Versión para impresión