Electrónica Digital (EDIG)
El principal objetivo de esta asignatura es la obtención de un nivel básico de conocimientos en Electrónica Digital y sentar las
bases para poder realizar el análisis y diseño de circuitos electrónicos digitales complejos. Esta formación se completará en
asignaturas de cursos posteriores como son: Circuitos Electrónicos, Sistemas Digitales I y II, Ingeniería de Sistemas Electrónicos,
Arquitectura de Procesadores y Diseño de Sistemas Electrónicos Digitales. La evolución más relevante de la Electrónica Digital
durante los últimos años ha sido en el grado de complejidad de los sistemas que con ella se realizan, pasando de componentes
sencillos a la realización de sistemas completos. Para abordar el problema de la elevada complejidad se ha optado por realizar
un enfoque en el que se definen nuevos de niveles de abstracción sobre el clásico nivel lógico, como el RTL y el funcional. En el
planteamiento del programa de la asignatura se parte con una introducción de los niveles eléctrico y lógico para centrar a
continuación el mayor peso de la asignatura en los niveles estructural y funcional, para lo que se introduce el lenguaje de
descripción hardware VHDL.
El principal objetivo de esta asignatura es la obtención de un nivel básico de conocimientos en Electrónica Digital y sentar las bases para poder realizar el análisis y diseño de circuitos electrónicos digitales complejos. Esta formación se completará en asignaturas de cursos posteriores como son: Circuitos Electrónicos, Sistemas Digitales I y II, Ingeniería de Sistemas Electrónicos, Arquitectura de Procesadores y Diseño de Sistemas Electrónicos Digitales. La evolución más relevante de la Electrónica Digital durante los últimos años ha sido en el grado de complejidad de los sistemas que con ella se realizan, pasando de componentes sencillos a la realización de sistemas completos. Para abordar el problema de la elevada complejidad se ha optado por realizar un enfoque en el que se definen nuevos de niveles de abstracción sobre el clásico nivel lógico, como el RTL y el funcional. En el planteamiento del programa de la asignatura se parte con una introducción de los niveles eléctrico y lógico para centrar a continuación el mayor peso de la asignatura en los niveles estructural y funcional, para lo que se introduce el lenguaje de descripción hardware VHDL.
1. Codificación de la Información
1.1. Introducción Electrónica Digital
1.2. Abstracción digital (analógico vs. digital)
1.3. Sistemas de numeración
1.4. Representación números negativos y decimales
1.5. Álgebra de Boole. Axiomas
1.6. Operadores básicos. Tabla de Verdad
1.7. Puertas Lógicas simples y complejas
1.8. Mapas de Karnaugh
2. Dispositivos de Lógica Programable (VHDL)
2.1. Introducción a los dispositivos lógicos programables y a los lenguajes de descripción hardware (VHDL)
2.2. Estructura código VHDL
2.3. Sintaxis básica
3. Circuitos Combinacionales
3.1. Multiplexores.
3.2. Interconexión de varios MUXes.
3.3. Implementación de funciones con MUXes
3.4. Codificadores y Decodificadores
3.5. Interconexión de varios codificadores
3.6. Comparadores
3.7. Sumadores
3.8. Memorias no volátiles
UNIVERSIDAD POLITÉCNICA DE MADRID
E.T.S. de Ingenieros de Telecomunicacion
PROCESO DE SEGUIMIENTO DE TÍTULOS OFICIALES
ANX-PR/CL/001-02: GUÍA DE APRENDIZAJE Código PR/CL/001
GA_09TT_95000018_1S_2015-16 5
4. Circuitos Secuenciales
4.1. Elemento biestable básico
4.2. Báscula Set-Reset .
4.3. Biestables activos por nivel (latch)
4.4. Biestables activos por flanco de CLK (flip-flops): tipo-D, tipo J-K y tipo-T
4.5. Temporización.
4.6. Registros de almacenamiento
4.7. Contadores
4.8. Registros de desplazamiento
5. Autómatas
5.1. Máquinas Moore y Mealy .
5.2. Diagrama de estados .
5.3. Tabla de transiciones autómatas .
Los alumnos serán evaluados por defecto mediante evaluación continua. En cumplimiento de la Normativa de Evaluación de la Universidad Politécnica de Madrid, los alumnos que lo deseen serán evaluados mediante una única prueba final siempre y cuando lo comuniquen al Director del Departamento de Ingeniería Electrónica mediante solicitud presentada en el registro de la Escuela Técnica Superior de Ingenieros de Telecomunicación antes del día 2 de diciembre de 2011. La presentación de este escrito supondrá la renuncia automática a la evaluación continua. La nota final de la evaluación continua se obtendrá mediante suma de las calificaciones correspondientes a las siguientes actividades de evaluación: Resolución y entrega de ejercicios en clase: representará un 10% de la nota final. 3 pruebas de evaluación parcial: cada una de ellas representará un 30% de la nota final. Para aprobar la asignatura mediante la evaluación continua, se requiere obtener una nota mínima de 4 puntos (sobre 10) en cada prueba de evaluación parcial y un mínimo de 5 puntos (sobre 10) en la nota final. Para aprobar la asignatura por evaluación NO-continua (un solo examen final), se requiere obtener una nota mínima de 5 puntos (sobre 10) en dicho examen final. Evaluación Sumativa Actividad evaluable: Resolución y entrega de ejercicios individualmente. Momento: Todo el curso Lugar: Aula Peso en la calificación: 10% Actividad evaluable: 1ª Prueba de Evaluación Parcial (temas 1 al 3 de los contenidos) Momento: 7 de noviembre Lugar: Aula Peso en la calificación: 30% Actividad evaluable: 2ª Prueba de Evaluación Parcial (temas 1 al 4 de los contenidos) Momento: 12 de diciembre Lugar: Aula Peso en la calificación: 30% Actividad evaluable: 3ª Prueba de Evaluación Parcial (temas 1 al 5 de los contenidos) Momento: 26 de enero de 2012 Lugar: Aula Peso en la calificación: 30%
Versión para impresión