Featured events
| Mon | Tue | Wed | Thu | Fri | Sat | Sun |
|---|---|---|---|---|---|---|
| 1 | 2 | 3 | 4 | 5 | 6 | |
| 7 | 8 | 9 | 10 | 11 | 12 | 13 |
| 14 | 15 | 16 | 17 | 18 | 19 | 20 |
| 21 | 22 | 23 | 24 | 25 | 26 | 27 |
| 28 | 29 | 30 | 31 |
Asignaturas de grado
Ingeniería de Sistemas Electrónicos (ISEL)
El objetivo de esta asignatura es que el alumno comprenda cómo funcionan los sistemas empotrados basados en microprocesador y las herramientas de diseño HW y SW asociadas, así como las restricciones de los sistemas empotrados, que sea capaz de analizar errores de diseño HW (y SW) y diseñar optimizadamente el software de un sistema empotrado teniendo en cuenta las posibles restricciones de memoria, tiempo y energía impuestas por dominios de aplicación TIC o no TIC como los sistemas optoelectrónicos, los neurosensoriales, los portátiles o los
móviles
El curso cuenta con unas clases teórico donde el alumno recibirá formación sobre análisis y diseño de sistemas y subsistemas empotrados basados en microprocesadores, y unas entregas prácticas evaluadas en equipo en las que aplicará los conocimientos teóricos adquiridos. Finalmente el alumno tendrá que realizar un examen final teórico/práctico.
Conocimiento de lo que es un sistema empotrado o un sistema ciber-físico, sus características y su proceso de diseño.
Conocimiento de arquitecturas de procesadores para sistemas empotrados, en particular del subsistema de entrada / salida, el de interrupciones y excepciones y el de gestión de memoria.
Capacidad para analizar los factores que incluyen en el consumo y el rendimiento de sistemas basados en microprocesador.
Capacidad para analizar sistemas basados en plataformas.
Conocimiento de los modelos de computación y las herramientas de desarrollo de software empotrado.
Capacidad de diseño y análisis de programas, optimizando el tamaño, el consumo o el rendimiento.
Capacidad para diseñar la validación y prueba de sistemas empotrados.
Conocimiento de sistemas concurrentes y de tiempo real y de sistemas operativos multi-tarea. Capacidad para diseñar la planificación de sistemas empotrados de tiempo real.
Conocimiento sobre modelos de computación, y sobre sistemas continuos, discretos e híbridos. Máquinas de estados. Modelos de computación concurrentes (SR, dataflow). Diseño (arquitectura, I/O, concurrencia, planificación). Arquitectura del sistema (HW y SW). Entrada / Salida. Multi-tarea y planificación.
Tema 1: Introducción a los sistemas empotrados
1.1 Definición y características de los sistemas empotrados. Sistemas ciber-físicos (CPS). Proceso de diseño de sistemas empotrados. Ejemplo de diseño
Tema 2: Microprocesador es y plataformas para sistemas empotrados
2.1 Arquitecturas de procesadores para sistemas empotrados. Entrada / Salida. Interrupciones y excepciones. Subsistema de memoria y gestión de memoria.
2.2 Consumo de sistemas basados en microprocesador. Rendimiento
2.3 Diseño basado en plataformas.
Tema 3: Programación de sistemas empotrados
3.2 Sistemas concurrentes y tiempo real. Sistemas operativos multi-tarea. Planificación de sistemas empotrados de tiempo real. Ejemplo de diseño.
Tema 4: Técnicas de diseño de sistemas
4.1 Modelado (modelos de computación). Sistemas contínuos, discretos e híbridos. Máquinas de estados. Modelos de computación concurrentes (SR, dataflow). Diseño (arquitectura, I/O, concurrencia, planificación). Arquitectura del sistema (HW y SW). Entrada / Salida. Multitarea y planificación.
4.2 Análisis (lógica temporal, análisis cuantitativo). Invariantes y lógica temporal. Verificación de propiedades formales. Análisis del tiempo de ejecución.
Tema 5: Sistemas empotrados distribuidos
5.1 Redes de sistemas empotrados. Buses CAN, I2C. MPSoCs. Ejemplos.
Entrega de la práctica 1
Semana 9 del curso (20% peso en la calificación)
Entrega de la práctica 2
Semana 12 del curso (20% peso en la calificación)
Entrega de ejercicios
Semanas 1-15 del curso (20% peso en la calificación)
Examen final
Día examen oficial (40% peso en la calificación)
Los alumnos serán evaluados, por defecto, mediante evaluación continua. No obstante, los alumnos que lo deseen podrán ser evaluados mediante una única prueba final siempre y cuando así lo expresen mediante escrito formalizado en el registro de la ETSI Telecomunicación y dirigido al Director del Departamento de Ingeniería Electrónica no más tarde del 30 de marzo de 2014. La presentación de este escrito supondrá la renuncia automática a la evaluación continua.
CONVOCATORIA ORDINARIA: MODALIDAD EVALUACIÓN CONTINUA: La asignatura se aprobará cuando se obtenga una calificación mayor o igual a 5 puntos sobre un total de 10. Dicha calificación es la suma de las calificaciones correspondientes a las diferentes actividades de evaluación (2 entregas prácticas y ejercicios en clase y examen final teórico-práctico por escrito), de acuerdo con la siguiente fórmula: NOTAL FINAL= 0,4· entregas prácticas + 0,4·examen escrito + 0,2·ejercicios
CONVOCATORIA ORDINARIA: EVALUACIÓN MEDIANTE UNA ÚNICA PRUEBA FINAL: el 100% de la calificación de los alumnos que presenten el escrito arriba referido se otorgará en función de una única prueba final a celebrar en la convocatoria oficial.
CONVOCATORIA EXTRAORDINARIA: la evaluación de la asignatura en su convocatoria extraordinaria se realizará mediante una única prueba final a celebrar en la fecha que determine Jefatura de Estudios, con independencia de la opción elegida en la convocatoria ordinaria.
Diseño de Sistemas Electrónicos Digitales (DSED)
En esta asignatura se afianzan, desarrollan y amplían los conocimientos de electrónica digital adquiridos previamente en la carrera.
La asignatura se compone de una parte teórica, que incluye resolución de problemas, y un laboratorio, con énfasis especial en este último como recurso fundamental para la asimilación de los conocimientos adquiridos e impulsor hacia la práctica profesional.
En este sentido, los objetivos del trabajo en el laboratorio se pueden describir a través de las capacidades que se promueven en el mismo:
− Diseño práctico de sistemas electrónicos digitales
− Utilización de herramientas CAD profesionales para diseño digital
− Especificación en lenguaje VHDL y técnicas de simulación
− Síntesis e implementación de sistemas digitales sobre FPGAs
Por su parte, la teoría desarrolla la temática siguiente:
− Alternativas tecnológicas de implementación
− Temporización de sistemas digitales
− Arquitecturas segmentadas
− Operadores aritméticos básicos
− Procesado digital de señales en hardware
El planteamiento del laboratorio se realiza en tres prácticas. La primera contiene varios ejercicios guiados con el propósito de introducir al lenguaje de descripción hardware VHDL y familiarizar con las herramientas software de desarrollo. La segunda es un primer ejercicio de diseño, de pequeña complejidad, y la última, que ocupa la mitad del tiempo de la asignatura, consiste en el diseño sobre especificaciones de un sistema electrónico completo de complejidad media.
Capacidad de construir, explotar y gestionar sistemas de captación, transporte, representación, procesado, almacenamiento, gestión y presentación de información multimedia, desde el punto de vista de los sistemas electrónicos
Capacidad de realizar la especificación, implementación, documentación y puesta a punto de equipos y sistemas electrónicos, de instrumentación y de control, considerando tanto los aspectos técnicos como las normativas reguladoras correspondientes
Capacidad de diseñar circuitos de electrónica analógica y digital, de conversión analógico-digital y digital-analógica, de radiofrecuencia, de alimentación y conversión de energía eléctrica para aplicaciones de telecomunicación y computación
Capacidad para diseñar dispositivos de interfaz, captura de datos y almacenamiento, y terminales para servicios y sistemas de telecomunicación
Tema T1 Diseño de sistemas hardware
1.1 Plataformas hardware
ASICs, CPLDs y FPGAs
Arquitectura de una FPGA
1.2 Metodologías de diseño de sistemas digitales complejos
Herramientas y flujo de diseño
Entornos de desarrollo integrados: síntesis y simulación
Reutilización, cores e Intellectual Property
Tema T2 Temporización de sistemas digitales
2.1 Combinacionales
Riesgos, carreras y glitches
Concepto de camino crítico
2.2 Secuenciales
Metodología de diseño síncrono
Frecuencia de funcionamiento
2.3 Dificultades para el diseño síncrono
Clock skew y clock jitter
Clock gating
Entradas asíncronas
Metaestabilidad
Tema T3 Sistemas secuenciales y procesado de señales
3.1 Sistemas secuenciales
Controladores y datapaths
Paralelismo y pipelining
Arquitecturas segmentadas
3.2 Procesado de señales en hardware
Filtros digitales
Implementaciones hardware en punto fijo
Tema T4 Operadores aritméticos básicos
4.1 Sumadores
Ripple carry, carry-bypass, carry-select, carry-save
4.2 Multiplicadores
Matricial, carry-save, Booth-Wallace
PARTE TEÓRICA (40% peso de la calificación)
Primer parcial (T2.1, T2.2, T2.3, T3.1)
Semana 10 (40%)
Segundo parcial (T3.2, T4.1, T4.2)
Convocatoria Oficial (50%)
Entrega de problemas resueltos
Periódica (10%)
LABORATORIO (60% peso de la calificación)
Entrega Práctica I
Semana 4
Entrega Práctica II
Semana 7 (20%)
Entrega Práctica III
Semana 14 (80%)
A. CONVOCATORIA ORDINARIA
En esta convocatoria, los alumnos serán evaluados, por defecto, mediante evaluación continua.
Sin embargo, aquellos alumnos que lo deseen podrán ser evaluados mediante un único examen final siempre que se lo comuniquen al Director del Departamento de Ingeniería Electrónica mediante solicitud presentada en el registro de la E.T.S.I. Telecomunicación antes del día 15 de octubre de 2013 (Semana 6), lo que supone la renuncia a la evaluación continua.
A.1. Evaluación continua
Teoría
En la parte teórica la nota se obtendrá como suma de las calificaciones (sobre 10) correspondientes a las diferentes actividades de evaluación, con los pesos indicados en la tabla previa:
teoría = 40% primer parcial + 50% segundo parcial + 10% entrega problemas
La materia correspondiente al primer parcial será liberada en caso de obtener en el mismo una calificación P1 mayor o igual a 4’0 puntos.
Si la puntuación obtenida es inferior (o se desear subir nota), el alumno deberá (podrá) presentarse a la recuperación del primer parcial, que tendrá lugar en la misma fecha y lugar que el segundo, obteniendo la calificación P1R.
La nota del primer parcial se calculará entonces como:
primer parcial = 20% P1 + 80% P1R
aplicando después la expresión indicada más arriba para obtener la nota final de teoría.
Laboratorio
En el laboratorio se realizarán tres entregas, una para cada una de las prácticas realizadas.
La Práctica I no se califica, estando concebida como introducción al lenguaje VHDL y al empleo de las herramientas de desarrollo.
Por otro lado, la Práctica II será evaluada por los profesores a partir del material entregado a través del Moodle.
Para calificar la Práctica III se realizará a cada pareja un examen en el laboratorio, donde deberán demostrar el desarrollo realizado, previamente entregado a través del Moodle. La fecha de este examen será concertada por cada pareja con los profesores después de realizar la entrega.
La nota final de laboratorio se calculará entonces como:
laboratorio = 20% Práctica II + 80% Práctica III
A.2. Examen final
Teoría
La calificación de teoría de los alumnos que renuncien a la evaluación continua se otorgará en función de una única prueba final a celebrar en la Convocatoria Oficial.
Esta prueba estará dividida en dos partes, una de ellas para la materia correspondiente al segundo parcial P2 y otra coincidente con la P1R ya mencionada.
Laboratorio
La realización del laboratorio es obligatoria para todos los alumnos. Fuera de la evaluación continua, la calificación se obtendrá mediante exámenes por parejas en el laboratorio para la Práctica III, tal como ya se ha descrito.
Si se obtiene una nota superior o igual a 7’0 en el laboratorio, esa calificación se podrá conservar hasta el siguiente curso, de tal forma que, si se repite la asignatura, no será obligatorio hacer el laboratorio de nuevo.
A.3 Nota final
La calificación final de la asignatura se obtendrá a partir de los resultados descritos anteriormente mediante:
nota final = 40% teoría + 60% laboratorio
Será obligatorio aprobar laboratorio y teoría por separado. En caso contrario se considerará no superada la asignatura.
B. CONVOCATORIA EXTRAORDINARIA
La evaluación de la asignatura en convocatoria extraordinaria se realizará de manera similar a como se ha indicado anteriormente para el supuesto de examen final, con independencia de la opción elegida en la convocatoria ordinaria, con la diferencia de que habrá una única prueba, sin separación en parciales.
NOTA: En cualquiera de los supuestos anteriores, se considerará aprobado cuando el promedio final sea mayor o igual que 5’0 (sobre 10).
Sistemas Electrónicos Analógicos y Mixtos (SEAM)
La asignatura completa la formación básica en el análisis y diseño de circuitos electrónicos analógicos y digitales vista en
asignaturas cursadas anteriormente. Los estudiantes aplicarán los conceptos adquiridos previamente en análisis circuital,
progresando hacia la inclusión de las características no ideales de componentes en los modelos utilizados.
El objetivo es conocer y entender las restricciones impuestas por las no idealidades, y evaluar las diferentes alternativas de
diseño, utilizando para ello circuitos integrados analógicos y mixtos comerciales ampliamente utilizados.
Durante la asignatura el alumno utilizará y aplicará en problemas concretos herramientas de diseño electrónico (PSPICE y
soluciones específicas comerciales para diseño de filtros), con el fin de profundizar en las técnicas de análisis y diseño de
circuitos analógicos y mixtos.
Conocimientos de dispositivos, circuitos, equipos y sistemas electrónicos.
Conocimiento de las técnicas de diseño de circuitos electrónicos.
Conocimiento de la teoría de la realimentación y los sistemas electrónicos de control.
Capacidad de especificar, implementar, documentar y utilizar equipos y sistemas electrónicos.
Capacidad para diseñar dispositivos de interfaz, captura de datos y almacenamiento, y terminales para servicios y sistemas de telecomunicación.
Tema 1: Circuitos basados en Amplificadores Operacionales (A.O.) con realimentación resistiva.
1.1 Subsistemas basados en A.O.
1.2 Limitaciones estáticas del A.O.
1.3 Limitaciones dinámicas del A.O.
Tema 2: Sistemas con realimentación positiva y mixta
2.1 Circuitos no lineales
2.2 Generadores de señal
Tema 3: Conversores A/D y D/A
3.1 Especificaciones funcionales
3.2 Técnicas de conversión DA
3.2 Técnicas de conversión AD
Tema 4: Filtros activos
4.1 Filtros activos de primer orden
4.2 Filtros activos de segundo orden
4.3 Filtros de capacidades conmutadas
Tema 5: Circuitos y Sistemas de Potencia
5.1 Amplificadores clase A, B, AB
5.2 Disipación de potencia
5.3 Amplificadores de potencia integrados
Tema 6: Fuentes de alimentación y referencias de tensión
6.1 Especificaciones funcionales
6.2 Referencias de tensión
6.3 Fuentes de alimentación lineales
6.4 Fuentes de alimentación conmutadas
Primer Parcial (T1, T2, T3)
Semana 11 (40% peso en la calificación)
Segundo Parcial (T4, T5, T6)
Recuperación Primer Parcial
Convocatoria Oficial (40% peso en la calificación)
Entrega Práctica I
Semana 5 (10% peso en la calificación)
Entrega Práctica II
Semana 13 (10% peso en la calificación)
En convocatoria ordinaria, los alumnos serán evaluados por defecto mediante evaluación continua. No obstante, los alumnos que lo deseen podrán ser evaluados mediante un único examen final, siempre y cuando lo comuniquen al Director del Departamento de Ingeniería Electrónica mediante solicitud presentada antes del día 1 de noviembre de 2013 en el registro de la Escuela Técnica Superior de Ingenieros de Telecomunicación (Secretaría). Esta opción supone la renuncia a la evaluación continua.
CONVOCATORIA ORDINARIA: MODALIDAD EVALUACIÓN CONTINUA
La asignatura se aprobará cuando se obtenga una calificación mayor o igual a 5 puntos sobre un total de 10. Dicha calificación es la suma de las calificaciones correspondientes a las diferentes actividades de evaluación, con los siguientes pesos:
• Prueba P1/P1R: Examen parcial de evaluación de Temas 1 a 3. Peso 40%
• Prueba P2: Examen parcial de evaluación de Temas 4 a 6. Peso 40%
• Evaluación de las Prácticas I y II. Peso 20%
La prueba P1R será una repetición de la prueba P1, y se celebrará en la fecha de la convocatoria ordinaria tras la realización de la prueba P2. No es necesario obtener nota mínima para presentarse a la prueba P1R. En la calificación final se utilizará la nota más alta de entre las dos.
CONVOCATORIA ORDINARIA: EVALUACIÓN MEDIANTE UNA ÚNICA PRUEBA FINAL
La calificación de los alumnos que presenten la solicitud arriba referida será la obtenida en el examen final, a celebrar en la convocatoria oficial.
CONVOCATORIA EXTRAORDINARIA
La evaluación de la asignatura en su convocatoria extraordinaria se realizará mediante una única prueba final, a celebrar en la fecha que determine Jefatura de Estudios, y cubrirá todo el temario de la asignatura.
Arquitectura de Procesadores (ARQU)
Partiendo de los conceptos presentados en Sistemas Digitales I y II, la asignatura profundiza en la descripción y el análisis de la
organización de los microprocesadores actuales. Los sistemas procesadores, desde los microprocesadores secuenciales a los
grandes centros de procesamiento paralelo, constituyen ejemplos clásicos de sistemas digitales complejos. Por tanto, el análisis
en detalle de las técnicas arquitecturales utilizadas en su diseño y optimización proporciona una formación fundamental para
abordar el diseño eficiente de sistemas digitales de alta complejidad.
Un aspecto de gran interés es que la asignatura pone de manifiesto que las técnicas presentadas involucran tanto al hardware
como al software del sistema, siendo necesario un equilibrio entre ambos para alcanzar rendimientos satisfactorios. Igualmente,
se plantea un análisis a nivel de sistema en el que el equilibrio entre los distintos componentes (procesadores, sistema de
memoria y almacenamiento secundario y sistema de entrada/salida) es la clave fundamental para conseguir sistema de alto
rendimiento.
La asignatura fomenta un análisis comparativo de las distintas técnicas con ejemplos de procesadores reales con el objetivo es
que el alumno identifique los aspectos arquitecturales más relevantes a considerar cuando se trata de seleccionar el procesador
más adecuado para una aplicación específica o de evaluar la forma más apropiada de ampliar un sistema ya existente. Los
conocimientos adquiridos se complementan con sesiones prácticas en las que se evalúa el funcionamiento interno de un
microprocesador y se utilizan sistemas paralelos basados en un procesador gráfico (GPU) y en un clúster de computación.
Conocimientos de dispositivos, circuitos, equipos y sistemas electrónicos
Conocimiento de las técnicas de diseño de circuitos electrónicos
Capacidad de especificar, implementar, documentar y utilizar equipos y sistemas electrónicos
Capacidad para diseñar dispositivos de interfaz, captura de datos y almacenamiento, y terminales para servicios y sistemas de telecomunicación
Tema 1: Sistemas procesadores
1.1 Aspectos básicos de un sistema procesador. Perspectiva histórica. Clases de sistemas procesadores. Elementos fundamentales de un sistema procesador. Tendencias en tecnología.
1.2 Parámetros de un sistema procesador. Prestaciones de un sistema procesador. Energía y consumo. Coste de los circuitos integrados. Fiabilidad de sistemas. Principios cuantitativos de diseño.
Tema 2: El juego de instrucciones
2.1 Arquitectura del juego de instrucciones. Elementos básicos: operaciones y operandos. Representación de la información. Modos de direccionamiento. Vectores y punteros. Procedimientos y decisiones. Procesadores RISC y CISC. Juegos de instrucciones en procesadores reales.
2.2 Aspectos software. El proceso de ensamblado. Librerías y el proceso de enlazado. Lenguajes de alto nivel. Compilación y depuración. El sistema operativo. Entornos de tiempo compartido.
Tema 3: Procesadores segmentados
3.1 Unidad de procesamiento. Componentes de la unidad de procesamiento. Control de la ruta de datos. Ejecución: aritmético-lógicas, accesos a memoria, saltos. Estructura y prestaciones de una unidad segmentada. Funcionamiento de una unidad segmentada
3.2 Riesgos en arquitecturas segmentadas. Riesgos estructurales. Riesgos de datos y técnica de adelanto de datos. Riesgos de control: saltos condicionales. Predicción de saltos. Planificación de bucles: reordenación y desenrollado. Implementación de excepciones. Operaciones multiciclo. El procesador Altera Nios II.
Práctica 1: Optimización de código en el simulador EduMIPS64.
Tema 4: Procesadores paralelos
4.1 Procesadores con emisión múltiple de instrucciones. Emisión múltiple de instrucciones. Procesadores de instrucciones largas (VLIW). Procesadores digitales de señal (DSP). Procesadores superescalares. Ejecución fuera de orden. Ejemplos de procesadores con emisión múltiple.
4.2 Sistemas paralelos a nivel de datos. Principios básicos y clasificaciones fundamentales. Arquitecturas vectoriales. Extensiones para multimedia. Unidades de procesamiento gráfico. Ejemplo de un sistema real.
Práctica 2: Programación de un procesador gráfico.
4.3 Multiprocesadores y redes de procesadores. Aspectos fundamentales de la computación paralela. Memoria compartida: coherencia y sincronización. Paso de mensajes: topologías de redes de procesadores. Arquitectura e infraestructura de grandes instalaciones. Medida y evaluación de prestaciones. Ejemplos de sistemas reales.
Práctica 3: Programación de un clúster paralelo.
Tema 5: Sistemas de memoria
5.1 Elementos de una jerarquía de memoria. La jerarquía de memoria. Memorias caché: organización y asociatividad. Algoritmos de sustitución y estrategias de escritura. Impacto en las prestaciones Optimizaciones básicas de cachés. Optimizaciones avanzadas de cachés. La memoria principal.
5.2 Gestión del sistema de memoria. La memoria virtual. Paginación de memoria. El búfer de traducción paralela (TLB). Máquinas virtuales. Unidades de gestión de memoria. Sistemas de memoria de procesadores reales.
Tema 6: Almacenamiento y entrada/salida
6.1 Sistemas de almacenamiento. Parámetros de los sistemas de almacenamiento. Almacenamiento secundario en disco. Almacenamiento secundario en flash. Sistemas de almacenamiento paralelos. Ejemplo de sistema de almacenamiento real.
6.2 Organización de la Entrada/Salida. Interfaces y periféricos de entrada/salida. Mecanismos de acceso mediante interrupciones. Entrada/salida directa al sistema de memoria. Buses síncronos y asíncronos. Arbitraje de buses. Interconexión del sistema procesador: estándares.
Evaluación temas 1 a 4.1 (parcial)
05/11/2013 (40% de peso en la calificación)
Evaluación temas 4.2 a 6
Examen oficial (40% de peso en la calificación)
Prácticas de laboratorio
Semanas 6, 11, 13 (15% de peso en la calificación)
Evaluación continua: participación y problemas propuestos en clase
Semanas 1 a 15 (5% de peso en la calificación)
En convocatoria ordinaria, los alumnos serán evaluados mediante evaluación continua. No obstante, los alumnos que lo deseen podrán ser evaluados mediante una única prueba final siempre y cuando así lo expresen mediante escrito formalizado en el registro de la ETSI Telecomunicación y dirigido al Director del Departamento de Ingeniería Electrónica no más tarde del 31 de octubre de 2013. La presentación de este escrito supondrá la renuncia automática a la evaluación continua.
CONVOCATORIA ORDINARIA: MODALIDAD EVALUACIÓN CONTINUA
La asignatura se aprobará cuando se obtenga una calificación mayor o igual a 5 puntos sobre un total de 10. Dicha calificación es la suma de las calificaciones correspondientes a las diferentes actividades de evaluación, con los siguientes pesos:
• Evaluación temas 1 a 4.1 (parcial): 40%
• Evaluación temas 4.2 a 6 (convocatoria oficial): 40%
• Prácticas de laboratorio (3): 15%
• Participación y entregas de problemas en clase: 5%
La evaluación de los temas 1 a 5 será liberada en caso de obtener una calificación N1a mayor o igual a 4 puntos. En caso de obtener menos de 4 puntos o desear subir nota, el alumno deberá presentarse a la recuperación en la convocatoria oficial de examen, obteniendo la nota N1b. La nota final del examen parcial para estos casos se calculará como N1a*0,2+N1b*0,8.
CONVOCATORIA ORDINARIA: EVALUACIÓN MEDIANTE UNA ÚNICA PRUEBA FINAL
El 100% de la calificación de los alumnos que presenten el escrito arriba referido se otorgará en función de una única prueba final a celebrar en la convocatoria oficial.
CONVOCATORIA EXTRAORDINARIA
La evaluación de la asignatura en su convocatoria extraordinaria se realizará mediante una única prueba final a celebrar en la fecha que determine Jefatura de Estudios, con independencia de la opción elegida en la convocatoria ordinaria.
Nanotecnología para la Información y las Comunicaciones (NTIC)
Conocer y comprender los fundamentos científicos en que se apoya la nanotecnología, así como las bases de funcionamiento de los sistemas basados en nanodispositivos electrónicos y optoelectrónicos y nanosistemas como los utilizados en transmisión, procesado y almacenamiento de información, sensores y displays, NEMS y generación y almacenamiento de energía.
Desarrollar la capacidad de realizar un trabajo en equipo mediante búsqueda de fuentes de información.
Desarrollar la capacidad de presentación oral pública de información técnica.
Tema 1 Introducción y Fundamentos de Nanotecnología
1.1 Tecnologías emergentes
1.2 Mercado de la Nanotecnología
1.3 Antecedentes y revisión histórica
1.4 Leyes de escalado
1.5 Fundamentos de mecánica cuántica
Tema 2 Nanomateriales y nanoestructuras
2.1 Enlaces y cristales
2.2 Semiconductores inorgánicos
2.3 Estructuras de carbono
2.4 Nanopartículas y composites
2.5 Compuestos orgánicos y biomateriales
Tema 3 Nanotécnicas para la fabricación y la caracterización
3.1 Técnicas de fabricación y manipulación: depósito, litografía, autoensamblado, fabricación molecular, nanomanipulación.
3.2 Técnicas de caracterización: eléctrica, óptica, y estructural (SEM y TEM, STM y AFM, nanoindentación)
3.3 Tratamiento de la imagen en nanotecnología
3.4 Visita a los laboratorios del ISOM
Tema 4 Nanoelectrónica
4.1 Propiedades electrónicas de las micro y nanoestructuras.
4.2 Aplicaciones: nanotransistores, dispositivos lógicos, memorias, sensores, displays, NEMS
Tema 5 Nanooptoelectrónica y Nanofotónica
5.1 Propiedades ópticas de las micro y nanoestructuras
5.2 Aplicaciones: emisores y detectores de luz, células solares, displays, pinzas ópticas, cristales fotónicos
Tema 6 Nanobiotecnología y Nanomedicina
6.1 Biotecnología en la nanoescala
6.2 Aplicaciones: biosensores, biomimética, motores moleculares
6.3 Nanoseguridad
Tema 7 Aplicaciones actuales y perspectivas futuras
7.1 Automoción y espacio
7.2 Seguridad y defensa
7.3 Energía y medio ambiente
7.4 Domótica, ocio y textiles
7.5 Bioingeniería y nanomedicina
(Los alumnos desarrollarán, individualmente o en grupos, un trabajo sobre uno de los temas tratados en la asignatura, que presentarán públicamente).
Resolución de problemas, realización de trabajos individuales, participación en clase
Semanas 1 a 14 (10% peso en la calificación)
Realización y presentación de un trabajo por grupos
Semanas 8 a 15 (20% peso en la calificación)
Evaluaciones parciales
Semanas 3, 7, 10 y 14 (70% peso en la calificación)
La calificación de la asignatura se realizará del siguiente modo:
NOTA FINAL = 70 % Controles de conocimientos + 20 % Trabajo individual o grupo + 10% Tareas individuales.
A lo largo del curso se realizarán 2 pruebas parciales, en las semanas 7 y 14, sobre el contenido de la mitad de la asignatura, cada una contabilizando un 25% de la nota.
Habrá otros controles, en las semanas 3 y 10, preparatorios de las pruebas parciales, cada uno contabilizando un 10% de la nota. Para su cómputo, la nota obtenida en cada una de las pruebas deberá ser superior a 2 puntos. Un 20% de la nota estará relacionado con un trabajo sobre uno de los temas tratados en la asignatura, que los alumnos deben realizar y presentar oralmente. El 10% de la nota restante se obtendrá del promedio de trabajos de problemas, informes, participación en clase o en el foro, etc.
En cumplimiento de la Normativa de Evaluación de la Universidad Politécnica de Madrid, los alumnos que lo deseen serán evaluados mediante un único examen final siempre y cuando lo comuniquen por escrito al Director del Departamento de Ingeniería Electrónica, a través de los profesores de la asignatura, mediante solicitud presentada en el registro de la Escuela Técnica Superior de Ingenieros de Telecomunicación antes del día 15/2. Esta opción supone la renuncia a la evaluación continua de los trabajos individuales y los exámenes parciales, pero mantiene el trabajo en grupo y su presentación; el examen final contribuirá a la nota final con un 80%, y el 20% restante se obtendrá del trabajo.
Creativity and Innovation (CRIN)
A new course will be offered by IE for 2013-14 aiming at developing personal skills for a succesfull professional career.
This new course, "Creatividad e Innovación (CRIN)", will start next year for both semesters in the 4th year of "Grado de Ingeniería de Tecnologías y Servicios de Telecomunicación".
Innovation is the main motivation of this course. For details have a look at Blog DIE.
Creatividad e Innovación (CRIN)
CRIN nace con la misión de contribuir al desarrollo de habilidades personales de los alumnos del Grado en Ingeniería de Sistemas y Servcicios de Telecomunicación que son fundamentales para un ingeniero: creatividad, como base de la innovación, planificación y gestión del tiempo y gestión de conflictos y relaciones interpersonales.
A fin de darle una visión práctica y próxima al mercado, objetivo último de la innovación, además de con los profesores del Dpto. de Ingeniería Electrónica, se cuenta con otros dos profesores invitados:
-
Félix González Herranz
- Young Professional y Lider Técnico Estratégico del Programa de Banda Ancha en el Banco Inter-Americano de Desarrollo
- Fundador y líder de la startup filantrópica Juntosalimos
- Advisor del Dpto. de Ingeniería Electrónica en temas de innovacion
-
Profesor invitado de Design Thinking en esta asignatura, lo que es continuación de la labor iniciada en la asignatura "Innovación Tecnológica".
-
Carlos Rebate
-
Jefe de Estrategia de Externalización de Procesos de Indra.
-
Autor del libro "Las Ruedas mágicas de la creatividad", Plataforma Empresa.
-
Conferenciante invitado en CRIN.
-
Esta asignatura tiene como objetivo ampliar la visión de los futuros graduados-ingenieros y desarrollar la capacidad de ser creativos en su entorno de trabajo, a fin de que sus ideas tengan éxito dentro de los equipos de trabajo de los que formen parte.
La misión básica de un ingeniero podríamos decir que es la de aplicar sus conocimientos para desarrollar nuevos productos y servicios con la intención de incrementar la productividad y aportar beneficio a la sociedad. Lo anterior, que se corresponde con la definición de innovación, requiere algo más que conocimientos técnicos. Podríamos decir que innovación es creatividad aplicada y las personas con sus capacidades son fundamentales.
En el desarrollo de esta asignatura se persigue presentar y motivar a los alumnos hacia la innovación, potenciar las capacidades creativas y en menor medida facilitar a los alumnos la adquisición de otras competencias que les servirán de apoyo. Es decir, nos centramos en los individuos creativos en las organizaciones, con el propósito de aumentar su capacidad de entender y poner en práctica la creatividad y la innovación y analizar cómo las empresas utilizan la innovación y la creatividad para adaptarse o provocar un cambio.
El alcance de la asignatura –dentro del esfuerzo previsto- se centrará en comentar los aspectos fundamentales de algunas de estas dimensiones, iniciando simplemente un camino que deberá recorrer cada uno a lo largo de toda su vida profesional. Es decir, se persigue sensibilizar al alumno hacia estos temas, sentar unas primeras bases y realizar un entrenamiento de algunas de ellas.
La asignatura se plantea como eminentemente práctica, de modo que se haga un mínimo planteamiento conceptual en cada uno de los temas para, a continuación, centrarse en análisis de casos prácticos, técnicas de autoevaluación y talleres de puesta en práctica, individual y en grupo, de las técnicas objeto del curso. Se contará, igualmente, con ponentes invitados que puedan proporcionar distintos puntos de vista y casos prácticos.
Experiencia previa del DIE
Esta asignatura recoge la experiencia a lo largo de más de 5 años del Departamento de Ingeniería Electrónica, que ha venido impartiendo las siguientes asignaturas de postgrado:
-
“Diseño de Sistemas y Metodología”, que formó parte de los extinguidos o en fase de extinción “Master en Sistemas Electrónicos (MSE)” y Master en Sistemas Electrónicos para Entornos Inteligentes (MSEEI)”, que ha venido siendo impartida desde el curso 2007-08 y que incluía los 3 temas siguientes de 7 totales:
- Competencias Profesionales
- Aseguramiento de la Calidad y Medio Ambiente
- Caso práctico
- “Metodología, Calidad y Habilidades Personales”, que viene siendo impartida en el “Master en Ingeniería de Sistemas Electrónicos (MISE)” desde el curso 2010-11 y que incluye los siguientes 7 temas de un total de 11:
- Competencias para la gestión eficiente: Planificación y gestión de del tiempo.
- Metodología y documentación científica
- Gestión de la calidad y medioambiente
- Metodología para acceder a un puesto de trabajo
- Competencias Personales
- Comunicación
- Negociación
Asimismo se han venido impartiendo algunos de estos temas en asignaturas de libre elección.
Objetivos y competencias de la titulación cubiertos
Esta asignatura contribuirá fundamentalmente al objetivo nº 4 (resolver problemas con iniciativa, toma de decisiones, creatividad, comunicación, responsabilidad ética y profesional) y parcialmente al 9 (trabajo en grupo y comunicaciones oral y escrita) propuestos en la Memoria de Verificación de esta titulación. Asimismo contribuirá al desarrollo de la competencia genérica nº 10 (creatividad) y en menor medida la 7 (trabajo en equipo), 8 (comunicación oral y escrita) y 12 (Organización y Planificación).
-
Funciones del nuevo ingeniero-
Habilidades técnicas-
Innovación
-
-
Habilidades personales-
Creatividad -
Gestión del conocimiento -
Organización personal
-
-
Habilidades organizativas
-
-
El Ingeniero innovador-
Estrategia y metodologías -
Capacidades para la innovación -
Modelo de Negocio - CANVAS.
-
-
El Ingeniero creativo-
Técnicas y metodologías de creatividad -
La intuición creativa -
La creatividad como solución a los problemas -
Poniendo en práctica la creatividad -
Design Thinking
-
-
Gestión del conocimiento-
Cómo obtener conocimiento-
Vigilancia tecnológica. -
Documentación Científica y Técnica. Búsqueda y recuperación documental.
-
-
Cómo transmitir el conocimiento -
Difusión de resultados de investigación.-
Presentaciones técnicas: elaboración, técnicas de presentación y ayudas audiovisuales.
-
-
-
Organización personal-
Planificación -
Flujo de trabajo y gestión del tiempo -
Dirección de reuniones -
Gestión de una agenda personal -
Plan de acción individual.
-
-
Habilidades organizativas-
Conflictos, fases y métodos de resolución. -
Análisis y gestión de conflictos
-
Continua basada en trabajos y nivel de participación en los talleres prácticos, debates y entorno virtual (plataforma Moodle-UPM). En concreto:
- Participación en foros y actividades en aula virtual (15%).
- Asistencia y participación en clases presenciales (20%).
- Evaluación por parte de los compañeros sobre su rendimiento y evolución durante el curso (15 %)
-
Realización de casos prácticos, participación en talleres, entrega de trabajos individuales o en grupo y presentación oral de los mismos (50%). El objetivo es evaluar las competencias transversales adquiridas por los alumnos. Ejemplos serían:
- Creatividad: Propuesta de un reto y búsqueda de soluciones.
- Gestión del Tiempo: Gestión de una agenda o reunión.
- Comunicación oral: presentaciones con feedback y, de ser factible, grabando las mismas en vídeo.
- Acceso a puesto de trabajo: Preparar un CV y participar en una entrevista de trabajo.
Si bien el objetivo debe ser una evaluación continua en los términos expuestos, dada la naturaleza de la materia, y a fin de dar cumplimiento a la normativa de la UPM, se plantea como alternativa a lo anterior: una evaluación final (examen) sobre las materias cubiertas en el curso y la documentación aportada, incluyendo algún caso práctico sencillo.
"Electronic Systems" on attractive roadmap in the GITST
Last May 20th, the "Orientation day for 3rd year students" took place addressing the 4 different specializations/roadmaps of the "Grado en Ingeniería de Tecnologías y Servicios de Telecomunicación" (GITST, Plan 2010). The departments of Electronics and the TEAT presented together their program of Electronic Systems, highlighting the relationships among hardware-software-aplicación, as the foundation of the the program and as an innovation key for the future.
Nanotechnology (NANO)
El objetivo de la asignatura es que los estudiantes adquieran un conocimiento básico de los fundamentos de la nanociencia y nanotecnología, la naturaleza y propiedades de las distintas nanoestructuras, y las técnicas empleadas para su fabricación y caracterización. Además, partiendo de la microtecnología, se explicará su evolución hacia los principales nanodispositivos, con énfasis en las áreas de la nanoelectrónica, nanofotónica y nanobiotecnología. Finalmente, la asignatura culmina con la aplicación de dichos dispositivos a distintos campos de aplicación, entre otros las tecnologías de la información y comunicaciones, el espacio, la seguridad, el medio ambiente, la domótica y la medicina.
Esta asignatura resulta fundamental para los siguientes objetivos del título:
Obj 1. Conocer y comprender los fundamentos científicos del mundo de los materiales y sus interrelaciones entre la estructura, propiedades, procesado y aplicaciones.
Obj 3. A partir del conocimiento del comportamiento mecánico, electrónico, químico y biológico de los materiales, y usando las micro y nanotecnologías de fabricación y caracterización, poder abordar el diseño, cálculo y modelización de nanoestructuras en componentes y equipos.
Tema Título LM EV DB VI OT
1
Introduction to Nanotechnology
a. Emerging technologies
b. Nanoscience and nanotechnology markets and
scientific policy
c. Precursors and historical revision
d. Scaling laws
e. Basics of Quantum Mechanics for
Nanotechnology
8 h 2 h
2
Nanomaterials and Nanostructures
a. Bondings and crystals
b. Inorganic semiconductors
c. Carbon nanostructures
d. Nanoparticles and composites
e. Organic and biomaterials
8 h 2 h
3
Nanotechniques for Fabrication and Characterization
a. Fabrication and manipulation technologies:
deposition, lithography, self-assembling,
molecular fabrication, nanomanipulation
b. Characterization techniques: electrical and
optical assessment, structural characterization
(SEM and TEM, STM and AFM, SOM,
nanoindentation)
c. Image treatment in nanotechnologies
8 h 2 h
- Evaluación parcial 2 h
4
Nanoelectronics
a. Electronic properties of micro and
nanostructures
b. Applications: logic devices, memories, data
transmission, electronic sensors
8 h 2 h
Titulación 2010-11-30
Grado en Ingeniería de Materiales
Ficha de Asignatura: Nanotechnology
5
Nanophotonics
a. Photonic properties of micro and
nanostructures
b. Applications: emitters, detectors, solar cells,
displays, optical tweezers, photonic crystals
8 h 2 h
6
Nanobiotechnology
a. Biology at the nanoscale
b. Nanofluidics
c. Applications: biomimetics, molecular motors
6 h 2 h
7
Present field of applications of nanostructures and
nanosystems, and future perspectives.
a. Automotive and space
b. Homeland security and defence
c. Energy and environment
d. Domotics and textiles
e. Bioengineering and nanomedicine
2h 10 h
- Evaluación final 3 h
- Total 48 h 5 h 8 h 4 h 10 h
Total carga docente presencial: 75 h
LM: 48 horas, DB: 8 horas, VI: 4 horas, EV: 5 horas, OT: 10 horas
-Evaluación parcial y final (% nota final): 70
-Trabajos individuales (% nota final): 15
-Participación en las sesiones docentes, trabajos en colaboración y presentaciones orales (% nota final): 15
Digital Systems I (SDIG 1)
Qualification Criteria
In ordinary exam, students will be assessed by continuous assessment.
However, students who wish may be evaluated by a single final test so long as expressed through formalized in writing
ETSI Telecommunications registration and to the Director of the Department of Electronic Engineering or before October 5, 2012 (end of week 5). The presentation of this paper constitute a waiver automatic continuous assessment.
REGULAR CALL: CONTINUOUS ASSESSMENT METHOD
The course will be approved when getting a grade greater than or equal to 5 points on a total of 10. This rating is the sum of the ratings for the various assessment activities, with the following weights:
• Evaluation issues 1-5 (partial): 35%
• Assessment items 6, 7 and integration (official announcement): 50%
• Participation and delivery problems in class: 15%
The evaluation of the issues 1-5 will be released in case of obtaining a rating N1a greater than or equal to 4 points. Should you get less than 4 points or want up note, the student must be submitted to the recovery in the official examination, obtaining N1b note. The final note of the partial examination in such cases is calculated as N1a + N1b * 0.2 * 0.8.
REGULAR CALL: EVALUATION BY A SINGLE TEST
FINAL
100% of qualifying students who submit the referral is written above awarded based on a single test at the end to celebrate the official announcement.
EXTRAORDINARY
The evaluation of the subject in his extraordinary call will be made by one final test to be held on a date determined by Head of Studies, with Regardless of the option chosen in the ordinary call.
